[发明专利]分析器件操作窗口与相变材料纳米尺寸效应的实验方法

说明书

技术领域

本发明涉及相变存储器的材料及结构，尤其是指一种用于分析器件操作窗口与相变材料纳米尺寸效应的实验方法，属于微电子学中特殊器件与工艺领域。

背景技术

在目前的新型存储技术中，基于硫系半导体材料的相变存储器(PCRAM)具有成本低，速度快，存储密度高，制造简单且与当前的CMOS(互补金属-氧化物-半导体)集成电路工艺兼容性好的突出优点，受到世界范围的广泛关注。降低电流和功耗、提高数据保持力和相变材料的可靠性是目前最主要的研究方向之一，全世界各大公司相继投入了相变存储器的研究行列，主要研究单位有Ovonyx、Intel、Samsung、IBM、Bayer、ST Micron、AMD、Panasonic、Sony、Philips、British Areospace、Hitachi和Macronix等。

降低功耗、提高数据保持力和可靠性可以从材料和器件结构两个方面进行改善。其中，器件结构方面的改善方法也是多种多样的，相变存储器的结构大致分为经典“蘑菇型”结构、μ-Trench结构、Pore结构、GST限制结构、边缘接触结构、量子线结构、GST侧墙结构等。经典T-shape的结构关键在于底部加热电极的制备方法，此种结构的操作区域的减小只能通过缩小底部电极的方法来实现，从而达到降低操作电压和降低功耗的目的。各种结构的目的都是为了减小电极和相变材料的接触区域，从而实现set与reset的可逆相变区域的减小，达到降低电流和功耗的目的。相变区域的减小与操作电流的降低呈现明显的线性关系，减小相变操作区域的方法大致有两种，分别为减小相变材料的尺寸和减小加热电极的尺寸，同时通过电极与相变材料间的介质过渡层，有效阻止可逆相变过程的热量扩散也是实现低压、低功耗的有效途径。

此外，随着相变存储技术和CMOS工艺朝45nm以下发展，迫切需要研究相变材料本身以及由相变材料构成的存储单元在纳米尺度下的电学与存储性质、纳米尺寸效应、纳米尺度下相变材料与器件操作窗口的变化规律。

发明内容

本发明主要解决的技术问题在于提供分析器件操作窗口与相变材料纳米尺寸效应的实验方法。

为了解决上述技术问题，本发明采用如下技术方案：

一种分析器件操作窗口与相变材料纳米尺寸效应的实验方法，包括如下步骤：

(1)在多片相同的半导体衬底上分别制备介质层，再在介质层上制备下电极层，然后在各个下电极层上分别制备不同厚度的相变材料层；

(2)在各个相变材料层上分别制备上电极层；

(3)利用光学光刻工艺将每个上电极层刻蚀成多个不同尺寸的上电极，上电极尺寸为500nm-10000nm；从而得到多个测试样品，其中，每个测试样品具有同一下电极层和多个不同尺寸的上电极，且各个测试样品具有不同厚度的相变材料层；

(4)利用纳米探针分别探触测试样品的下电极层和其多个不同尺寸的上电极，进行电学与存储性能测试，获取不同尺寸的上电极和不同厚度的相变材料层对应的电学与存储性能测试数据，从而通过测试数据分析其中的纳米尺寸效应。

作为该实验方法的优选方案，所述下电极层或上电极的材料采用Al、Cu、W、TiW、TiN、TiAlN中的一种或多种。

作为该实验方法的优选方案，所述相变材料层采用Ge-Sb-Te基系列、Ge-Te基系列或Si基系列的相变材料。

作为该实验方法的优选方案，所述相变材料层选用的厚度为50-200nm。

作为该实验方法的优选方案，所述电学与存储性能测试包括I-V测试、SET测试、RESET测试以及脉冲电流或电压操作下的可逆转变特性。

另一种分析器件操作窗口与相变材料纳米尺寸效应的实验方法，包括如下步骤：

(1)在多片相同的半导体衬底上分别制备介质层，再在介质层上制备下电极层，然后在各个下电极层上分别制备不同厚度的相变材料层；

(2)在各个相变材料层上分别制备上电极层；

(3)利用电子束光刻工艺将每个上电极层刻蚀成多个不同尺寸的上电极，上电极尺寸为20nm-200nm，从而得到多个测试样品，其中，每个测试样品具有同一下电极层和一系列不同尺寸的上电极，且具有不同厚度的相变材料层；

(4)利用聚焦离子束(FIB)工艺在每个上电极上淀积金属引线，并分别将金属引线连接到测试电极上，进行电学与存储性能测试，获取不同尺寸的上电极和不同厚度的相变材料层对应的电学与存储性能测试数据，从而通过测试数据分析其中的纳米尺寸效应。