[发明专利]模拟缓冲电路

说明书

技术领域

本发明是有关于一种模拟缓冲电路，且特别是有关于一种使用一共用电极的模拟缓冲电路。

背景技术

显示面板通常具有一基板以及形成于其上的多个像素元件。这些像素元件基本上是以矩阵方式配置，而矩阵的列上具有栅极线，而矩阵的行上则具有数据线。显示面板是由包含一栅极驱动器及一数据驱动器的驱动电路所驱动。栅极驱动器产生多个栅极信号(扫描信号)依序作用于栅极在线以逐列依序开启像素元件。数据驱动器产生多个源极信号(数据信号)，即循序取样的影像信号，这些信号同时被传递至该数据在线，并与栅极信号协同作用以显示影像于面板上。

在此种驱动电路中，具有多级的移位缓存器是用于栅极驱动器中，以产生前述多个栅极信号以依序驱动栅极线。为了降低成本，过去已有许多作法尝试将移位缓存器与门极驱动器整合进显示面板。例如，其中一种作法便是将移位缓存器与门极驱动器制作于面板的玻璃基板上，亦即所谓矩阵基板行驱动技术(gate driver on array，GOA)，其主要是使用非晶硅(a-Si)薄膜晶体管，及/或低温多晶硅(LTPS)薄膜晶体管。

图4是一显示面板10，具有一GOA架构11，其上形成具有多级电路12的移位缓存器。每一级电路12产生一扫描信号，以驱动显示面板10对应的像素列。为了提升移位缓存器的驱动能力，通常将模拟缓冲器20耦接于每一级电路12以及对应的像素列14之间，以增加移位缓存器输出信号的电流推力。在GOA架构11中，各模拟缓冲器20形成于基板13上，且各模拟缓冲器20具有布局线宽H，而线宽H基本上与显示面板10的像素列14的宽度相等。由于高画质影像显示器对于分辨率的要求很高，移位缓存器通常设计为具有很多级电路。因此，基板上每一级电路12的可布局空间减小，因而模拟缓冲器20的面积亦必须被迫缩小。

如图5所示，模拟缓冲器20包含一n型通道薄膜晶体管(NTFT)21以及一p型通道薄膜晶体管(PTFT)22。n型通道薄膜晶体管21及p型通道薄膜晶体管22各自具有形成于基板13上的源极区21a、22a及漏极区21b、22b，源极区以及漏极区之间界定有通道区21c、22c。n型通道薄膜晶体管21的漏极区21b以及p型通道薄膜晶体管22的漏极区22b间隔一距离w，漏极区21b、22b的宽度为d，其间并以互连层25相互电性连接。如图5所示，模拟缓冲器20具有宽度Wc＝(w1+2d+w+w2)。一般而言，薄膜晶体管的通道宽度及长度的缩小会造成饱和电流的降低并损害薄膜晶体管的稳定性。

因此，有必要针对上述缺点进行改善处理。

发明内容

本发明的目的在于提供一种模拟缓冲器电路。可因而缩小在显示面板上使用的模拟缓冲电路的布局面积。

为实现本发明的目的而提供一种模拟缓冲器电路，包括一p型通道薄膜晶体管以及一n型通道薄膜晶体管。

前述p型通道薄膜晶体管及n型通道薄膜晶体管中每一者均包含：一源极区及一漏极区、一第一绝缘层、一栅极层、一第二绝缘层、一源极电极、一共用漏极电极。前述源极区及漏极区形成于一基板上，两者间界定出一通道区，使p型通道薄膜晶体管的漏极区及n型通道薄膜晶体管的漏极区相互接触，而界定出一空乏区于p型通道薄膜晶体管的漏极区与n型通道薄膜晶体管的漏极区接触的一接面。前述第一绝缘层形成于基板上并覆盖对应的源极区、漏极区以及通道区。前述栅极层形成于第一绝缘层上，并覆盖对应的通道区。前述第二绝缘层形成于第一绝缘层上，并覆盖对应的栅极层。前述源极电极形成于第二绝缘层上且电性连接至对应的源极区。前述共用漏极电极形成于第二绝缘层上，并透过一界定于空乏区之上的通孔电性连接至p型通道薄膜晶体管及n型通道薄膜晶体管的漏极区。

p型通道薄膜晶体管及该n型通道薄膜晶体管各自的通道区是以多晶硅形成。

p型通道薄膜晶体管的源极区及漏极区是以p型重掺杂半导体形成，n型通道薄膜晶体管的源极区及漏极区是以n型重掺杂半导体形成。

n型通道薄膜晶体管进一步包含一第一n型轻掺杂区以及一第二n型轻掺杂区，第一n型轻掺杂区形成于源极区及通道区之间，该第二n型轻掺杂区形成于通道区及漏极区之间。

p型通道薄膜晶体管及n型通道薄膜晶体管的漏极之间的接面包含一pn接面。

该通孔具有一大于该空乏区的宽度，使得该共用漏极电极横跨该空乏区且与p型通道薄膜晶体管的漏极区及n型通道薄膜晶体管的漏极区接触。