[发明专利]功率半导体器件

说明书

本申请基于并要求申请日为2010年4月27日的日本专利申请No.2010-102340的优先权，其全部内容作为参考被包含在本文中。

技术领域

本发明的实施方式涉及功率半导体器件。

背景技术

纵式功率MOSFET的通态电阻很大程度依存于传导层(漂移层)部分的电阻。而且，决定该漂移层电阻的掺杂浓度根据基极层和漂移层所形成的pn结的耐压而不能提高到极限以上。因此，在器件耐压与通态电阻之间存在折衷选择的关系。改善该折衷选择对低消耗功率器件很重要。该折衷选择具有取决于器件材料的极限，超过该极限是实现超过现有功率器件的低通态电阻的办法。

另外，作为解决该问题的MOSFET的一例，已知有一种在漂移层中填充了被称作超级结(SJ)结构的周期性的p柱状层和n柱状层的结构。在SJ结构中，使p柱状层和n柱状层中所含的填充量(杂质量)同量做出模拟的非掺杂层以保持高耐压。同时，通过使电流流过高掺杂的n柱状层来实现超过材料极限的低通态电阻。此外，通过缩窄SJ结构的横向周期，提高p柱状层和n柱状层的杂质浓度，能够进一步实现低通态电阻。

但是，在SJ结构中，除了基极层和漂移层所形成的pn结之外，还在漂移层内的p柱状层和n柱状层之间形成pn结。从而，pn结面积变大，漏-源极间电容C_ds变大。因此，通常难以依靠C_ds和栅-漏极间电容C_gd来把由流经C_gd的变位电流所控制的漏极电压的变化率(dV/dt)抑制在规定范围内。其结果，存在开关噪声增大的问题。因此，要求有一种维持SJ结构的低通态电阻并且能够降低开关噪声的功率半导体器件。

发明内容

本发明的实施方式提供一种能降低通态电阻和开关噪声的功率半导体器件。

本发明的实施方式的功率半导体器件一般具备：第一导电类型的第一半导体层；上述第一导电类型的第二半导体层和第二导电类型的第三半导体层，横向上周期性地设置在上述第一半导体层之上。在上述第三半导体层之上设置上述第二导电类型的第四半导体层，在上述第四半导体层的表面上选择性地设置上述第一导电类型的第五半导体层。具备：第一主电极，与上述第一半导体层连接；第二主电极，与上述第四半导体层和上述第五半导体层连接。具备：第一绝缘膜，设置在从上述第五半导体层的表面直至上述第二半导体层的沟槽的侧壁上；第二绝缘膜，设置在比上述第一绝缘膜往上述沟槽的底部侧，介电常数高于上述第一绝缘膜；控制电极，通过上述第一绝缘膜和上述第二绝缘膜填充在上述沟槽中。

根据本发明的实施方式，提供一种能兼顾低通态电阻和低开关噪声的功率半导体器件。

附图说明

图1是模式性地示出第一实施方式的功率半导体器件的剖视图。

图2是模式性地示出第一实施方式的变形例的功率半导体器件的剖视图。

图3是模式性地示出第二实施方式的功率半导体器件的剖视图。

图4是模式性地示出第二实施方式的变形例的功率半导体器件的剖视图。

图5是模式性地示出第三实施方式的变形例的功率半导体器件的剖视图。

图6是模式性地示出第四实施方式的功率半导体器件的剖视图。

具体实施方式

以下，参照附图对本发明的实施方式进行说明。另外，在以下的实施方式中，对附图中的同一部分标记同一符号并适当省略其详细说明，对不同部分适当进行说明。假设第一导电类型为n型，第二导电类型为p型进行说明，但也可以假设第一导电类型为p型，第二导电类型为n型。

(第一实施方式)

参照图1，对第一实施方式的功率半导体器件进行说明。

图1(a)是示出第一实施方式的功率半导体器件MOSFET100的单位单元的截面的模式图。图1(b)是示出第一实施方式的变形例的功率半导体器件MOSFET110的单位单元的截面的模式图。

图1(a)所示的MOSFET100具备：作为第一半导体层的n型漏极层2；设置在n型漏极层2之上的作为第二半导体层的n型柱状层3和作为第三半导体层的p型柱状层4。在沿n型漏极层2的主面20的横向上周期性配置n型柱状层3和p型柱状层4。n型柱状层3中掺杂的n型杂质的量和p型柱状层4中掺杂的p型杂质的量设置成大致同量，在n型漏极层2上形成SJ结构。

另一方面，将n型漏极层2的杂质浓度设置得高于n型柱状层3的杂质浓度。然后，在n型漏极层2的另一个主面30上设置作为第一主电极的漏电极1，与n型漏极层2电连接。