[发明专利]一种基于串行数据传输方式的链路接口电路

权利要求书

1.一种基于串行数据传输方式的链路接口电路，包括处理器内核Link发送端的接口电路，处理器内核Link接收端的接口电路，以及链接在Link发送端与Link接收端链路口之间的8位数据线和三根控制线；其特征在于：

所述处理器内核Link发送端的接口电路，具有：

DMA传输控制寄存器，用于设置链路DMA传输需要的控制信号；

根据设置控制字可以按照系统主时钟的2、4、6、8不同分频周期产生的随路时钟发生器；

根据设置控制字内容可以产生发送端片内存储器读地址，且同时也产生Link口传输协议中的传输请求信号的发送端DMA控制器；

2*8*32bit的发送乒乓缓冲器，用于DMA数据缓存；

8个并行的可以支持16bit或32bit位宽的并串转换电路，用于同时输出8个通道的串行数据；

所述处理器内核Link接收端的接口电路，具有：

DMA接收控制寄存器，用于配置链路DMA接收需要的控制信号；

根据控制字内容可以产生接收端片内存储器写地址，同时也产生Link口传输协议中的传输应答信号的接收端DMA控制器；

2*8*32bit的接收乒乓缓冲器，用于DMA数据缓存；

8个并行的可以支持16bit或32bit位宽的串并转换电路，用于同时接收8个通道的串行数据；

所述链路口采用发送端向接收端传送参数的传输协议，用于在两片数字信号处理器间实现基于LVDS接口的链路传输。

2.根据权利要求1所述的一种基于串行数据传输方式的链路接口电路，其特征在于：所述链路口是独立的双向口，在发送的同时可以从对方接收数据。

3.根据权利要求1所述的一种基于串行数据传输方式的链路接口电路，其特征在于：所述链路口随路时钟的上升沿和下降沿都进行数据传输。

4.根据权利要求1所述的一种基于串行数据传输方式的链路接口电路，其特征在于：所述的传输协议为：

第一步骤，判断发送端DMA传输是否有效启动；

第二步骤，根据预设相应控制字值产生分频随路时钟TR_CLK；

第三步骤，如果有效启动，根据接收端ACK信号，判断是否准备好建立链路传输，如条件满足则产生码形“110011”的传输请求启动信号IRQ，开始建立一次链路传输；

第四步骤，发送端通过并串转换通道0将2个32bit控制字传递给接收端；

第五步骤，发送端DMA控制器连续产生片内存储器读地址，并进行地址总线仲裁；

第六步骤，若取得读总线控制权，就将此地址所读取的存储器中数据写入到发送乒乓缓存中，并继续计算下一个地址，如果无效，则等待仲裁有效后再继续下一个地址地算；

第七步骤，乒乓缓存中的乒缓存写满后，开始进行并串转换，将数据串行发送出去至接收端，同时切换内存与乒乓缓存的联系，将从片内存储器读取数据写入乓缓存中；

第八步骤，接收端接收串行数据并进行串并转换工作，将转换后的并行数据存入接收乒缓存中；

第九步骤，接收端启动DMA控制器，连续产生片内存储器写地址并进行地址总线仲裁；

第十步骤，若取得写总线控制权，则将接收缓存中数据写入到相应的片内存储器中，并继续计算下一个地址，如果无效，则等待仲裁有效后再继续下一个地址地算，直至将乒缓存数据读空后切换到乓缓存继续等待进数；

第十一步，接收端DMA控制器同时判断是否继续响应发送端口的传输请求并送出ACK应答信号；

第十二步，当发送端乓缓存已满且接收端响应的ACK信号有效（‘1’），则继续上述步骤，将发送端乓缓存内的数据经过并串——串并转换传输给接收端乓缓存，重复操作直至地址计数长度达到程序员所设定的一次DMA传输长度，Link口传输工作结束，给出发送结束标志和接收结束标志。