[发明专利]双镶嵌结构及其形成方法、半导体器件

说明书

技术领域

本发明涉及半导体技术领域，尤其涉及双镶嵌结构及其形成方法、半导体器件。

背景技术

铜互连结构比铝互连结构的RC延迟小，在半导体器件中，为了减小RC(resistance capacitance delay)延迟，提高半导体器件的性能，铜互连结构逐渐取代铝互连结构。形成的铜互连结构为双镶嵌结构，其形成方法为传统的双镶嵌方法。

现有技术中，形成双镶嵌结构的方法为：

参考图1，提供半导体基底10，该半导体基底10内可以形成有器件结构，在该半导体基底上形成有介质层11。参考图2，在介质层11上形成硬掩膜层12，该硬掩膜层的材料为金属。在硬掩膜层12上形成第一图形化的光刻胶层13，该第一图形化的光刻胶层13定义出互连沟槽(Trench)的位置。参考图3，以第一图形化的光刻胶层13为掩膜刻蚀硬掩膜层12，去除未被第一图形化的光刻胶层13遮盖的硬掩膜，在硬掩膜层12定义出互连沟槽的位置。参考图4，在图形化后的硬掩膜层12上形成第二图形化的光刻胶层14，定义出通孔的位置。参考图5，以第二图形化的光刻胶层14以及图形化后的硬掩膜层12为掩膜，刻蚀介质层12，形成开口15。参考图6，灰化去除第二图形化的光刻胶层14，以图形化后的硬掩膜层12为掩膜刻蚀开口15，形成互连沟槽16和通孔17。最后去除硬掩膜层12，在互连沟槽16和通孔17中填充铜，形成铜双镶嵌结构，通孔17对应形成插栓，互连沟槽16对应形成互连线。

在刻蚀开口15形成通孔17以及互连沟槽16的过程中，由于工艺条件的限制，通孔17实际形成的位置与需要形成的位置会发生偏移。图7是显示现有技术的双镶嵌结构中的插栓偏移的俯视平面示意图，插栓19也就与互连线18发生了偏移，通常会向介质层11方向偏移，这会导致半导体器件的介质层的时间相关击穿特性(TDDB)降低，器件的使用寿命降低。

现有技术中有许多关于形成双镶嵌结构的方法，例如公开号为CN101055421A的中国专利申请公开的方法，然而，均没有解决以上所述的问题。

发明内容

本发明解决的问题是现有技术的双镶嵌结构，介质层的时间击穿特性(TDDB)降低，器件的使用寿命降低。

为解决上述问题，本发明提供一种形成双镶嵌结构的方法，包括：

提供半导体基底，所述半导体基底内形成有器件结构，在所述半导体基底上形成有介质层；

在所述介质层上形成具有第一开口的硬掩膜层，所述第一开口定义出互连沟槽的位置；

在所述硬掩膜层上形成具有第二开口的光刻胶层，所述第二开口位于所述第一开口上方，定义出通孔的位置，所述第二开口在沿第一开口长度方向的口径大于在第一开口宽度方向的口径；

以所述光刻胶层为掩膜，刻蚀所述介质层形成第三开口，所述第三的高度小于所述介质层的厚度；

去除所述光刻胶层，以所述硬掩膜层为掩膜刻蚀所述第三开口周围的介质层，形成互连沟槽和通孔，所述通孔底部暴露出所述器件结构；

去除所述硬掩膜层，在所述通孔和互连沟槽内填充导电材料形成双镶嵌结构，所述通孔对应形成插栓，所述互连沟槽对应形成互连线，所述插栓在所述互连线长度方向的口径大于在所述互连线宽度方向的口径。

可选的，所述第二开口为椭圆形，长轴沿所述第一开口长度方向，短轴沿所述第一开口宽度方向；

所述插栓顶面为椭圆形，长轴沿所述互连线长度方向，短轴沿所述互连线宽度方向。

可选的，所述长轴与短轴的比小于等于2。

可选的，刻蚀所述介质层形成第三开口时，对所述介质层和硬掩膜层的刻蚀选择比大于20。

可选的，所述介质层为多层结构，包括：位于所述半导体基底上的刻蚀阻挡层；位于所述刻蚀阻挡层上的超低k介质层，位于所述超低k介质层上的低k介质层；位于所述低k介质层上的氧化硅层。

可选的，在所述介质层上形成具有第一开口的硬掩膜层的方法为：在所述介质层上形成硬掩膜层，光刻、刻蚀所述硬掩膜层，形成第一开口。

可选的，所述硬掩膜层的材料为氮化钛或者氮化硼。

可选的，所述导电材料为铜。

本发明还提供一种双镶嵌结构，位于半导体基底上，包括互连线和插栓，所述插栓在所述互连线长度方向的口径大于在所述互连线宽度方向的口径。

可选的，所述插栓顶面为椭圆形，长轴沿所述互连线长度方向，短轴沿所述互连线宽度方向。

可选的，所述长轴与短轴的比小于等于2。

可选的，所述互连线和插栓的材料为铜。