[发明专利]PCI-E转PCI桥装置及其主动预取数据的方法

说明书

技术领域

本发明涉及数据通讯技术，特别涉及PCI-E转PCI桥装置以及该装置主动预取数据的方法。

背景技术

PCI(Peripheral Component Interconnect，外围部件互连总线)总线自从1992年问世以来，就成为了迄今为止最成功的总线规范之一，广泛用于PC/Server平台，如声卡、显示卡、网络设备(包括以太网、Modem)及I/O接口等。在嵌入式应用领域，如通讯、工业控制等方面，PCI总线也通过CompactPCI平台获得了大量的应用。最初，PCI总线采用的是33MHz工作频率、32位数据/地址复用的总线方式，这种情况下总线的理论最大带宽为1.056Gbps。随着PCI V2.2标准的推出，允许PCI总线工作在66MHz频率、64位数据/地址复用的总线，这时的PCI总线理论最大带宽有4.224Gbps。

作为PCI总线标准的制定和推动者，PCI SIG组织在1999年提出了PCI-X(PCI Express，PCI快速总线)总线标准。PCI-X 1.0总线既可使用32位宽度也可使用64位宽度的总线，工作频率提升到133MHz，允许的最大理论带宽达8.512Gbps。后来，该总线进一步发展为PCI-X 2.0。为了进一步提高总线带宽，PCI-X 2.0总线技术在133MHz时钟频率的基础上使用了DDR(Double Date Rate，双倍数据倍率)和QDR(Quad Date Rate，四倍数据倍率)技术，使得总线的最大带宽达到了4.256GByte/S。PCI-X总线继承了PCI2.2标准的许多技术特色，在原有技术的基础上增加了许多新的技术特征。这些新特性中除了工作频率的提升，还有更为先进的接收和传送数据的方式，使得总线效率进一步提高。但是即便如此，随着外围设备性能的提升速度远远超过了总线本身发展的速度，PCI-X总线本身频率难以进一步提高、工作电压难以降低、性能不足的问题也日益凸现出来；而且，PCI-X 2.0总线也没有获得较广泛的应用，尤其是在通讯类的嵌入式领域。

对于通讯类的嵌入式应用，随着处理器技术的发展和性能的不断提高，原来受限于处理器处理能力的系统整体性能转变为PCI/PCI-X总线的带宽成为瓶颈。而应用需求导致对于性能的要求是越来越高，PCI/PCI-X总线的并行传输架构已经不再适应业界产品发展的要求。PCI/PCI-X总线必须由带宽更高、适应性更广、发展潜力更深的新一带总线取而代之。

PCI-E总线是由Intel在2001年春季的IDF上正式公布的，是面向取代PCI/PCI-X总线的第三代I/O技术。该总线的标准由Intel支持的AWG(Arapahoe Working Group)负责制定。在2002年4月17日，AWG正式宣布标准草稿制定完毕，并命名为3GIO 1.0。3GIO 1.0主要采用串行SerDes技术进行数据传输，取代了PCI/PCI-X总线的并行传输方式，并在软件上做到了和PCI/PCI-X总线的兼容。在这个标准提出之后，业界还存在Motorola主导的在嵌入式处理器上主推的Serial RapidIO以及基于Ethernet进行传输的串行总线。但是随着3GIO标准最后通过PCI SIG组织的审核，被确定为PCI总线的下一代升级标准，并命名为PCI Express。2002年7月23日，PCI SIG组织正式公布了PCI Express 1.0标准。在2006年底，又正式推出了PCIExpress 2.0标准。

PCI Express总线采用串行总线进行点对点传输，每个传输通道独享带宽。PCI Express总线支持双向传输模式和数据分通道传输模式。其中，数据分通道传输模式即PCI Express总线的X1、X2、X4、X8、X16和X32多通道连接。PCI Express1.0X1单向数据传输有效带宽即可达到2Gbps，双向传输有效带宽更能够达到4Gbps，这已经不是普通PCI/PCI-X总线所能够相比的了。PCI、PCI-X、PCI Express1.0总线的理论带宽对比示意图如图1所示。