[发明专利]形成具有介电覆盖层的半导体装置的方法

说明书

技术领域

本申请是关于制造集成电路的领域，更特别地，是关于包括根据替换栅极方法形成的金属栅极电极结构的复合集成电路。

背景技术

在现在集成电路中，在单一芯片面积上，形成非常多的个别电路组件，例如场效晶体管、电阻、电容与类似组件。典型地，随着进入每一个新电路世代，这些电路组件的特征尺寸渐渐减小，就速度与/或功率消耗而言，提供高效能的集成电路。晶体管尺寸的降低对于改善复合集成电路，例如CPU，的装置效能是重要的。尺寸降低通常造成切换速度增加，因而增进信号处理效能。

随着半导体为基础的电路组件，例如晶体管，特征尺寸缩小，显着增加制造工艺的整理复杂性以及存写系统的复杂性，建立半导体为基础的电路组件与任何其他电路组件的电连接，用以增加电路组件的数量以及明显增加的封装密度。结果，典型在复合集成电路中，需要多个堆栈的线路层或金属化层，其中金属线与通孔共同建立装置的电路布局所需要的电连接。由于整体减少的特征尺寸，金属线与通孔的尺寸也持续减小，因而复合金属化系统需要新的方法与材料。

为了这个理由，铜与所谓的低k介电材料典型用于复合金属化系统，然而可和半导体设备中处理铜的重要问题相关。已知铜很快扩散在多个材料中，例如二氧化硅、二氧化硅为基础的低k介电材料与类似物。然而，当铜扩散到例如复合晶体管组件的敏感装置区域时，铜可明显改变晶体管特性，以及因而可能最后造成复合半导体装置的产量损失与信赖度下降。因而，已经在形成复合金属化系统中发展府和制造方法，其中为了确保适当的铜限制，可典型提供铜材料结合适当的传导与介电障蔽材料。虽然相较于其他材料，例如铝与类似物，铜通常可提供很好的电效能以及改善电迁移作用，其他传导材料与金属可典型用于直接连接至半导体为基础的电路组件，为了避免铜扩散至这些半导体装置中的风险。再者，半导体为基础的电路组件，例如晶体管与类似物，可典型需要某程度的钝化，亦即某机械与化学阻抗，以及晶体管结构因而典型包埋在适当的介电材料中，可包括两个或更多不同的材料层，取决于整体装置需求。在本申请中，用于钝化半导体为基础的电路组件的介电材料亦指为层间介电材料，可因而成为实际半导体为基础的电路组件与复合金属化系统之间的适当接口，所述复合金属化系统通常是由铜与精密低k介电材料组成。为了适当连接电路组件至金属化系统，因而必须在层间介电材料中提供适当的接触组件，在一些例子中，提供数个电路组件之间的直接连接，以及也提供电路组件的接触区域与金属线的连接或是金属化系统的第一金属化层的金属区域。结合钝化介电材料与其中形成的接触组件也可指为半导体的接触结构或接触阶层。因此，在减少装置阶层中的电路组件尺寸之后，需要使用接触组件的对应关键尺寸，造成非常复杂的图案化方法，用于形成层间介电材料中的接触组件。亦即在密集堆栈的装置区域中，接触组件的关键尺寸可以与电路组件的关键尺寸相同程度，因而为了免于过度消耗有价值的芯片面积，也需要关键尺寸的第一金属化层。使用精密微影蚀刻与蚀刻技术，通过第一图案化所述层间介电材料，典型形成接触组件，以及后续以适当的传导材料，例如屋宇类似物，填充接触开口，如果有需要则可能结合传导障蔽材料。因此，取决于层间介电材料的厚度，由于开口的侧向尺寸为50nm或更小，必须用非常关键的工艺条件形成接触开口，穿过150nm或更大的层间介电材料，这取决于整体装置架构。在提供具有所要的关键尺寸的接触开口之后，为了获得低接触阻抗，需要更关键的工艺步骤，亦即沉积适当的传导材料，可靠地填充接触开口而没有过度不规则，例如在接触开口内的空隙。在这方面，应理解在精密应用中，整体信号处理能力可显着取决于装置阶层与接触阶层中的整体电阻，其中在非常规模化的半导体装置中，接触电阻是决定最终电性能的主要因子。在沉积接触材料之后，必须移除任何过多部分，典型由化学机械抛光(CMP)技术完成，其中适当选择工艺参数，例如下沉力(downforce)、抛光垫与基板的相对速度，以及特别是泥浆材料的化学性质，有效移除过多材料而不会过度造成其他装置区域的破坏，例如接触阶层的介电材料与类似物。在移除工艺过程中，从介电表面区域移除传导材料，提供电性绝缘的接触组件，因而需要某程度的过度抛光时间，这可取决于整体工艺一致性。也就是必须选择过度抛光时间(over-polish time)，因而在任何装置区域，例如密集封装的装置区域或是降低封装密度的装置区域中，可靠地移除过多材料。在移除工艺中，重要的是避免过度移除介电材料，这可使用高选择性泥浆材料完成，因而提供与传导材料的化学反应，而不会过度影响介电材料。