[发明专利]一种具有超低功率定时器的集成电路

权利要求书

1.一种具有超低功率定时器的集成电路装置，包括：

具有输入端、输出端和第一使能端的电压比较和逻辑模块，其中，当所述电压比较和逻辑模块被使能时在输入端上汲取预定的电流值，当在输入端上的电压小于或等于基准电压时输出端处于第一逻辑电平，以及当在输入端上的电压大于基准电压时输出端处于第二逻辑电平；

集成电路装置的外部连接，其中，该外部连接耦合到集成电路装置的数字输出端和所述电压比较和逻辑模块的输入端上；以及

与该外部连接耦合的定时电容，由此所述集成电路装置的数字输出端对该定时电容充电，而所述电压比较和逻辑模块的输入端对该定时电容放电。

2.根据权利要求1所述的集成电路装置，其中，所述电压比较和逻辑模块包括：

电压比较器，其具有耦合到所述电压比较和逻辑模块的输入端的第一输入端，和耦合到基准电压的第二输入端；以及

逻辑电路，其与所述电压比较器、电压比较和逻辑模块的输出端和第一使能端耦合。

3.根据权利要求2所述的集成电路装置，还包括具有使能端的低电流源，该低电流源被耦合到所述电压比较和逻辑模块的输入端，其中，低电流源使能端激活该低电流源以从所述外部连接中汲取电流。

4.根据权利要求1所述的集成电路装置，其中，所述数字输出端包括串联连接的第一和第二晶体管，其中，第一晶体管将第一电压耦合到该外部连接，而第二晶体管将第二电压耦合到该外部连接。

5.根据权利要求4所述的集成电路装置，其中，所述第一晶体管将所述定时电容充电至第一电压。

6.根据权利要求4所述的集成电路装置，其中，所述第二晶体管将所述定时电容放电至第二电压。

7.根据权利要求1所述的集成电路装置，还包括与所述定时电容并联连接的第一外部电阻。

8.根据权利要求1所述的集成电路装置，还包括与所述定时电容串联连接的第二外部电阻。

9.根据权利要求1所述的集成电路装置，其中，在处于睡眠模式中时所述第一逻辑电平导致集成电路装置被唤醒。