[发明专利]光学邻近修正的判断方法

说明书

技术领域

本发明涉及半导体制造技术领域，特别涉及一种光学邻近修正的判断方法。

背景技术

随着半导体制造技术的飞速发展，为了达到更快的运算速度、更大的资料存储量以及更多的功能，半导体芯片向更高集成度方向发展，使得半导体器件的临界尺寸(CD，Critical Dimension)缩小。但缩小半导体器件的临界尺寸同时会产生光学邻近效应(OPE，Optical Proximity Effect)。其中，光学邻近效应源于当光掩模版上节距非常靠近的掩模版线路图形以微影方式转移到晶圆的光刻胶上时，由于相邻图形的光波互相作用，亦即衍射，而造成最后转移到光刻胶上的图形扭曲失真，产生依图形形状而定的变动。在深亚微米器件中，由于线路图形非常密集，光学邻近效应会降低光学系统对于曝光图形的分辨率。

为了抑制光学邻近效应，现有工艺采用光学邻近修正(OPC)技术。其中，对变化严重的掩膜图案的边缘或者转角部分进行初步变形使得制作后的尺寸能够得到期望的数值。具体地，包括通过基本地切割原始图案的边，并且精密地移动切割的边，使显影后的图案再现原始图案。根据确定切割边的移动量方法的不同，光学邻近修正分为基于规则的光学邻近修正和基于模型的光学邻近修正：基于规则的OPC中，根据查找表来确定移动量；而基于模型的OPC中，根据显影(或光学)仿真，即，根据反复试验来递归确定移动量。

现有工艺中，根据光学邻近修正后光掩膜版形成的晶圆，会出现晶圆上的电学结构失效的现象，如两个需要绝缘的线路会形成有桥接，严重降低半导体器件的可靠性。

发明内容

本发明解决的问题是提供一种光学邻近修正的判断方法，防止因对光掩膜版进行光学邻近修正后，导致晶圆上的电学结构失效的现象。

为解决上述问题，本发明提供一种光学邻近修正的判断方法，包括下列步骤：

提供具有原始图案的光掩模版；

将所述光掩膜版的原始图案分割为若干子图案，并对至少一个子图案进行光学邻近修正，获得至少一个修正子图案及其对应的掩膜误差增强因子；

提供掩膜误差增强因子的阈值；

若修正子图案对应的掩膜误差增强因子小于所述掩膜误差增强因子阈值，则接受所述修正子图案的修正；

若修正子图案对应的掩膜误差增强因子不小于所述掩膜误差增强因子阈值，再判断：若修正子图案满足工艺界限要求，则接受所述修正子图案的修正；若修正子图案不满足工艺界限要求，则不接受所述修正子图案的修正。

可选的，所述掩膜误差增强因子的阈值范围不小于3。

可选的，所述光学邻近修正为基于模型的光学邻近修正。

可选的，还包括将光学邻近修正后的光掩膜版图案转移至晶圆，获得晶圆的图案。

可选的，所述转移方法为显影仿真或光学仿真或刻蚀工艺。

可选的，修正子图案满足工艺界限要求包括：与修正子图案对应的晶圆的图案与晶圆上同层的其他图案的尺寸界限要求，及与修正子图案对应的晶圆的图案与晶圆上其他层图案的尺寸界限要求。

可选的，所述分割包括：将光掩膜版的原始图案设置于正交坐标系中；选取光掩膜版的原始图案每边的伸展方向，将所述光掩膜版的原始图案分割为若干子图案。

可选的，还包括通过显影仿真或光学仿真，反复试验来递归线性预测和修正子图案各边的位移量。

可选的，所述修正子图案为子图案与补偿图案的叠加，若所述补偿图案长为120nm～180nm，宽为3nm～10nm，则所述修正子图案对应的修正为微小修正。

可选的，若所述微小修正的光掩膜误差增强因子小于所述掩膜误差增强因子阈值，则去除所述微小修正。

可选的，若微小修正对应的掩膜误差增强因子不小于所述掩膜误差增强因子阈值，则进行如下判断：若去除所述微小修正后，子图案满足工艺的界限要求，则去除所述微小修正；若去除所述微小修正后，子图案不满足工艺的界限要求，则保留所述微小修正。

可选的，子图案满足工艺的界限要求包括：与子图案对应的晶圆的图案与晶圆上同层的其他图案的尺寸界限要求，及与子图案对应的晶圆的图案与晶圆上其他层图案的尺寸界限要求。

与现有技术相比，上述方案具有以下优点：本发明通过对高于掩膜误差增强因子阈值的修正子图案进行判断，若所述修正子图案满足工艺界限要求，则接受所述修正子图案的修正；若所述修正子图案不能满足工艺界限要求，则不接受所述修正子图案的修正，避免过高的掩膜误差增强因子造成的过度修正，进而避免过度修正导致晶圆上的电学结构失效的现象。