[发明专利]一种联合封装的功率半导体器件

权利要求书

1.一种联合封装的功率半导体器件，其特征在于，包含：

分别具有底部漏极、顶部栅极和顶部源极的高端MOSFET芯片(30)和低端MOSFET芯片(20)；

引线框架，其设置有芯片基座(100)，以及与芯片基座(100)分隔且无电性连接的若干引脚；

所述低端MOSFET芯片(20)翻转粘接在所述芯片基座(100)上，使其顶部源极(22)与所述芯片基座(100)的顶面形成电性连接；该顶部源极(22)，还通过与所述芯片基座(100)封装后外露的底面电极电性连接，并进行散热；

第一金属连接板(51)，堆叠粘接在所述低端MOSFET芯片(20)的底部漏极(23)上；

所述高端MOSFET芯片(30)直接堆叠或翻转后堆叠粘接在所述第一金属连接板(51)上，使高端MOSFET芯片(30)的底部漏极(33)或者翻转后的顶部源极(32)，通过所述第一金属连接板(51)与所述低端MOSFET芯片(20)的底部漏极(23)形成电性连接；

第二金属连接板(52)，堆叠粘接并电性连接在所述高端MOSFET芯片(30)的顶部源极(32)，或翻转后的所述底部漏极(33)上；

控制芯片(40)，也设置在所述芯片基座(100)上，其设置的若干电极，分别与所述若干引脚之间，以及与所述高端和低端的MOSFET芯片的所述电极之间，对应形成电性连接。

2.如权利要求1所述的联合封装的功率半导体器件，其特征在于，所述若干引脚包含低端栅极引脚(71)，其设置有引出部分(712)及内联部分(711)；

对应所述内联部分(711)的位置，在所述芯片基座(100)上开设有一相匹配的缺口(101)，使所述低端栅极引脚(71)在该缺口(101)内，与所述芯片基座(100)之间形成相互分离的对应设置；

翻转设置的所述低端MOSFET芯片(20)，其顶部栅极(21)粘接在所述内联部分(711)上，与所述低端栅极引脚(71)形成电性连接。

3.如权利要求2所述的联合封装的功率半导体器件，其特征在于，所述低端栅极引脚(71)的内联部分(711)，由底面向上设置有一半腐蚀区(713)；所述半腐蚀区(713)在封装时被塑封材料填充。

4.如权利要求3所述的联合封装的功率半导体器件，其特征在于，在与所述内联部分(711)相对应的芯片基座(100)侧边，由底面向上也设置有半腐蚀区(104)；所述半腐蚀区(104)，其宽度与所述内联部分(711)的宽度相匹配，并在封装时被塑封材料填充。

5.如权利要求2所述的联合封装的功率半导体器件，其特征在于，所述控制芯片(40)通过连接引线(80)键合，形成与所述低端栅极引脚(71)的引出部分(712)的电性连接。

6.如权利要求1所述的联合封装的功率半导体器件，其特征在于，还包含第二中间联结件(62)；

翻转安装的所述低端MOSFET芯片(20)，其顶部栅极(21)与所述第二中间联结件(62)的导电的上表面对应粘接并形成电性连接；

所述第二中间联结件(62)，其下表面粘接在所述芯片基座(100)上，并与所述芯片基座(100)相绝缘。

7.如权利要求6所述的联合封装的功率半导体器件，其特征在于，所述低端MOSFET芯片(20)，其顶部源极(22)通过加厚的导电粘接胶(91)，电性连接在所述芯片基座(100)上；

该加厚的导电粘接胶(91)的厚度，与所述芯片基座(100)上设置第二中间联结件(62)及其上下方的粘接胶后的厚度相匹配。

8.如权利要求6所述的联合封装的功率半导体器件，其特征在于，对应所述低端MOSFET芯片(20)的顶部栅极(21)位置，在所述芯片基座(100)的顶面上形成有第二凹槽(102)；

所述第二中间联结件(62)，对应粘接在相匹配的所述第二凹槽(102)内，并在其周边与所述芯片基座(100)分离且相绝缘。

9.如权利要求6或7或8所述的联合封装的功率半导体器件，其特征在于，所述第二中间联结件(62)是一导电金属片，其下表面通过绝缘的粘接胶(92)，固定贴附在所述芯片基座(100)上或所述第二凹槽(102)内。