[发明专利]防止非易失性存储器发生读取干扰的方法及其控制器有效

专利信息
申请号: 201110118081.1 申请日: 2008-01-22
公开(公告)号: CN102157202A 公开(公告)日: 2011-08-17
发明(设计)人: 陈振业 申请(专利权)人: 群联电子股份有限公司
主分类号: G11C16/10 分类号: G11C16/10
代理公司: 上海专利商标事务所有限公司 31100 代理人: 骆希聪
地址: 中国台湾新竹县*** 国省代码: 中国台湾;71
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 防止 非易失性存储器 发生 读取 干扰 方法 及其 控制器
【说明书】:

本申请是2008年1月22日提交的申请号为200810005154.4,发明名称为“防止非易失性存储器发生读取干扰的方法及其控制器”发明专利申请的

分案申请

技术领域

本发明是有关于一种储存媒体的读取技术,且特别是有关于一种防止非易失性存储器发生读取干扰的方法及其控制器。

背景技术

近年来,由于数码相机、具有照相功能的手机、MP3,以及MP4的成长十分迅速,所以使得消费者对储存媒体的需求也急剧增加。综观现今所有的储存媒体而言,由于快闪存储器(Flash Memory)具有资料非易失性、省电、体积小,以及无机械结构等特性,所以最适合内建于上述所举例的多种可携式多媒体装置中。再者,由于小型记忆卡与随身碟等外接式产品对于现代人而言的需求也很大,所以各家快闪存储器的制造厂商无不朝向让快闪存储器的容量变得更大及使用稳定度提升的研发方向而努力琢磨着。

一般而言,快闪存储器的种类大致可以按照制程的精密程度而分成两种。而众所皆知的是,由较低精密程度的制程所制作出来的是单层存储单元(Single Level Cell,SLC)快闪存储器,而由较高精密程度的制程所制作出来的是多层存储单元(Multi Level Cell,MLC)快闪存储器。其中,多层存储单元快闪存储器的记忆容量会高于单层存储单元快闪存储器的存储容量,但是多层存储单元快闪存储器的使用稳定度却会比单层存储单元快闪存储器的使用稳定度来得低。

然而,无论是对多层存储单元快闪存储器或是单层存储单元快闪存储器内的同一个区块所储存的资料进行多次读取时,例如十万至百万次间的读取次数,很有可能会发生所读取的资料是错误的,甚至此被多次读取区块内所储存的资料会发生异常或遗失。而此类现象以本发明领域具有通常知识者惯称为“读取干扰”(read-disturb)。也因有着这样的现象存在着,无不驱使着各家厂商必须发展出防止读取干扰的技术,以来有效地抑制读取干扰发生的机率。

发明内容

有鉴于此,本发明的目的就是提供一种防止非易失性存储器发生读取干扰的方法及其控制器,其可有效地抑制读取干扰发生的机率,以正确地读取非易失性存储器内所储存的所有资料。

基于上述及其所欲达成的目的,本发明提出一种防止非易失性存储器发生读取干扰的方法,适用于一非易失性存储器储存装置,其中易失性存储器具有多数个区块,且每一个区块具有多数个分页。本发明所提出的防止非易失性存储器发生读取干扰的方法包括:将非易失性存储器储存装置的控制器所执行用以控制非易失性存储器储存装置的程序码储存于该些区块中的至少一第一区块;以及当供电至非易失性存储器储存装置时,将第一区块内所储存的程序码复制至该些区块中的至少一第二区块。

在本发明的一选择实施例中,本发明所提出的防止非易失性存储器发生读取干扰的方法还包括以下步骤:纪录第二区块被读取的次数,并且当第二区块的读取次数大于一个预设值时,更新第二区块内所储存的程序码。

于本发明一选择实施例中,纪录第二区块被读取的次数的步骤包括:利用一读取次数表纪录第二区块被读取的次数,其中所述读取次数表具有对应第二区块的一第一计数值,且此第一计数值用以表示为第二区块被读取的次数。

于本发明一选择实施例中,更新第二区块内所储存的程序码的步骤包括:首先,将第二区块内所储存的程序码复制至该些区块中的至少一第三区块,其中所述读取次数表还具有对应第三区块的一第二计数值,且此第二计数值用以表示为第三区块被读取的次数。接着,以第三区块替代第二区块,并且更新所述第一计数值。

于本发明一选择实施例中,更新第二区块内所储存的程序码的步骤更包括:首先,将相邻于第二区块的至少一第四区块内原先所储存的资料复制至该些区块中的一第五区块,其中所述读取次数表更具有对应第四区块及第五区块的一第三计数值与一第四计数值,且此第三计数值及第四计数值用以各别表示为第四区块及第五区块被读取的次数。接着,以第五区块替代第四区块,并且更新所述第三计数值。

于本发明一选择实施例中,非易失性存储器为单层存储单元快闪存储器或多层存储单元快闪存储器。

再从另一观点来看,本发明提供一种控制器,其适用于一非易失性存储器储存装置,该控制器包括微处理单元、非易失性存储器接口、缓冲存储器,以及存储器管理模组。其中,微处理单元用以控制所述控制器的整体运作。非易失性存储器接口会电性连接至微处理单元,并且用以存取非易失性存储器储存装置的非易失性存储器,其中非易失性存储器具有多数个区块。缓冲存储器会电性连接至微处理单元,并且用以暂时地储存资料。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于群联电子股份有限公司,未经群联电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201110118081.1/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top