[发明专利]一种Booth编码器及乘法器

说明书

技术领域

本发明属于计算机和集成电路领域，尤其涉及一种高速乘法器的设计。

背景技术

在介绍乘法器之前，先对余数系统(RNS，Residue Number Systems)做一说明。余数系统RNS是一种通过一组两两互质余数基的余数来描述数字的数值表征系统。由{m₁，m₂，L，m_L}组成的L个余数基，整数X，0≤X＜M，其中M＝m₁×m₂×L×m_L，在RNS系统中有唯一的表示方式为X＝{x₁，x₂，L，x_L}，其中表示X对于模m_i的余数。在余数系统中两个操作数进行操作，操作符为Θ，可以定义为：{z₁，z₂，L，z_L}＝{x₁，x₂，L，x_L}Θ{y₁，y₂，L，y_L}，其中这里Θ可以是模加法，模减法或模乘法。在余数系统中这些算术运算都是并行执行的，而且处理的都是很小的余数而不是一个很大的数。

对于余数基的选择，{2ⁿ，2ⁿ-1，2ⁿ+1}和{2ⁿ，2ⁿ-1，2^n-1-1}这两组余数基得到了广泛的应用，因为当考虑area×time²时，它们提供了最有效的电路，并且在余数系统与二进制的互转过程中也是最有效的。由此可见，对于模(2ⁿ-1)乘法器的研究是非常有意义的。

模(2ⁿ-1)乘法器已经广泛应用于Fermat数值转换和余数系统以及数字信号处理中。近年来一些模(2ⁿ-1)乘法器已经被提出，比较有效的是由A.Skavantzos和P.B.Rao在文献“New Multipliers Modulo 2ⁿ-1，IEEE Trans.Computers，vol.41，no.8，957-961，Aug.1992”中提出的基于查找表的模(2ⁿ-1)乘法器。但是随着模的增大，ROM的大小也成指数增长，因此对于不是很大的模来说，建立组合硬件的方法更合适。Z.Wang，GA.Jullien，和W.C.Miller在文献“An Algorithm for Multiplication Modulo(2ⁿ-1)，Proc.39th Midwest Synp.Circuits and Systems，1301-1304，1997”提出了基于Wallace trees的模(2ⁿ-1)乘法器，但其中的部分项与操作数长度是成比例关系，耗费资源，降低了乘法器的运算速度。

发明内容

本发明的目的是为了解决现有的面向模(2ⁿ-1)乘法器耗费资源，速度较低的问题，提出了一种用于模(2ⁿ-1)Booth乘法器的Booth编码器，以及基于该Booth编码器的模(2ⁿ-1)乘法器。