[发明专利]基于嵌入式专用指令集处理器的指令集编码方法

说明书

技术领域

本发明属于计算机技术领域，更进一步涉及到微处理器指令集中的一种基于嵌入式专用指令集处理器(ASIP)的指令集编码方法，该方法定义的指令集根据现场可编程门阵列(FPGA)内部存储器与数据总线资源均以18位为基本位宽的特点进行优化，适用于FPGA嵌入式处理系统。

背景技术

专用指令集处理器(ASIP)技术是微处理器领域的新兴技术。其核心思想是根据特定的应用领域，开发出一套专门的微处理器指令集以及实现该指令集的微处理器体系结构。ASIP通常采用嵌入的方式在FPGA中实现，可以充分利用FPGA可实现的电路规模大、片内资源丰富及可重构等特性，在FPGA内可以相对容易地在单个芯片中集成多个ASIP处理单元(PE)，以ASIP阵列的结构形式实现完全并行的高速信号处理。

目前的处理器指令集及其体系结构均针对传统的专用集成电路流片生产的实现方式进行设计，没有考虑到FPGA芯片内部电路资源、存储器资源及布线资源的特殊性，因此难以直接移植到FPGA中实现。如北京理工大学申请的专利“一种支持高级语言部分语句功能的处理器指令集”(专利申请号200810100863.0，公开号CN101246435A)公开了一种支持高级语言部分语句功能的处理器指令集的定义方法。该专利中定义指令的机器代码长度为64位(bit)长，包括1-bit保留位、6-bit操作码字段、9-bit寻址方式描述符字段和48-bit地址码字段。其中操作码字段位置固定，寻址方式描述符字段给出3个操作数的7种寻址方式，地址码字段给出3个操作数的地址。该专利的不足之处是：指令集的机器代码字长太长，且只有一种应用模式，其相应的处理器体系结构难以在FPGA内高效运行；一条指令只能完成一种功能，没有用户自定义的后处理操作，操作数的寻址方式复杂，降低了指令执行速度；没有保护性指令(Guarded Instruction)控制字段，从而不能用于构建具有指令自主能力的单指令流-多数据流(SIMD)并行处理系统。

发明内容

本发明的目的在于克服上述现有技术的不足，提出一种能够在FPGA内高效实现的基于嵌入式专用指令集处理器的指令集编码方法。

本发明实现的思路是，在嵌入式专用指令集处理器中采用完整与精简两种应用模式，并且指令集采用适于FPGA实现的18或16-bit程序总线位宽，其机器代码位宽在完整与精简两种应用模式下分别限制在18或16-bit之内。所有的指令均为单字长、单周期格式，包括算术逻辑运算类、数据交换类和程序定序类三大类共16条多功能指令。其中，在算术逻辑运算类指令中，用户可以自定义四种后处理操作。

嵌入式专用指令集处理器包括算术运算单元、通用寄存器单元、数据地址产生单元、程序定序单元、输入/输出数据存储器单元、程序存储器单元和数据交换接口单元。

本发明实现的具体步骤如下：

(1)定义机器代码位宽，将嵌入式专用指令集处理器的数据存储器单元和程序存储器单元总线设置为8-bit与16-bit，将完整应用模式与精简应用模式下的机器代码位宽分别定义为18-bit与16-bit。

(2)定义指令类型，将指令集的指令类型定义为算术逻辑运算类、数据交换类和程序定序类三大类共16条多功能指令，算术逻辑运算类指令除可完成相关的算术运算外，还可以附带由用户自己定义的四种操作功能。

(3)定义寻址方式，对指令集指令中的操作数寻址定义为立即数寻址、寄存器寻址、变址寻址三种寻址方式。立即数寻址完成对立即数的寻址，寄存器寻址完成对通用寄存器和特殊寄存器的寻址，变址寻址包括输入数据存储器单元的读/写地址、输出数据存储器单元的读/写地址4套地址指针。

(4)划分指令代码字段，将指令的机器代码划分为六个字段：2-bit保护性指令字段、4-bit指令代码字段、两个2-bit辅助功能字段、4或3-bit目的/源寄存器字段、4或3-bit源寄存器字段。

(5)编码，采用指令组合编码方式定义各个字段中的具体编码。

本发明提出的指令集编码方法是基于嵌入式专用指令集处理器实现的，其电路体系结构包括算术运算单元、通用寄存器单元、数据地址产生单元、程序定序单元、输入/输出数据存储器单元、程序存储器单元和数据交换接口单元。