[发明专利]N型隐埋沟道的碳化硅DEMOSFET器件及制备方法

说明书

技术领域

本发明属于微电子技术领域，涉及半导体器件，特别是一种N型隐埋沟道的碳化硅DEMOSFET器件及制备方法。

背景技术

碳化硅是最近十几年来迅速发展起来的宽禁带半导体材料。于其它半导体材料相比，比如Si和GaAs，碳化硅材料具有宽禁带、高热导率、高载流子饱和迁移率、高功率密度等优点。碳化硅可以热氧化生成二氧化硅，使得碳化硅MOSFET器件电和路的实现成为可能。自20世纪90年代以来，已在开关稳压电源、高频加热、汽车电子以及功率放大器等方面取得了广泛的应用。

然而，碳化硅MOSFET的研制工艺仍然存在很多问题。离子注入后的高温退火所造成的界面粗糙以及禁带中呈现不均匀分布的高密度界面态都会使反型层电子迁移率很小，一般在5～40cm²/Vs之间，加上P阱的电离杂质对反型层中电子的散射，其迁移率将进一步降低，因此提高反型层电子的迁移率就成为碳化硅MOSFET研制中需要解决的问题。

图1为传统的VDMOSFET结构，区域2为SiO₂层，区域6为P阱，当器件导通时，在P阱区6靠近SiO₂层2处形成电子反型层。因此SiO₂和SiC界面态以及P阱中的电离杂质都会直接影响反型层中电子迁移率。在现有的工艺研究现状中，有很多工作都集中在SiO₂层的制备，例如Reza Ghandi等人提出在N₂O环境中进行氧化工艺来实现高质量的SiO₂层，以达到降低界面态密度的目的。但效果并不明显，反型层中电子迁移率几乎没有提高，况且工艺的改变会使器件的制作成本增大。除此之外，P阱中电离杂质的散射也不可忽略。为了降低电离杂质密度，唯一的方法就是降低P阱的掺杂浓度，但如果P阱的掺杂浓度太低，器件会发生穿通现象，减弱器件的耐压能力。

发明内容

本发明的目的在于克服上述已有技术的缺点，提出一种N型隐埋沟道的碳化硅DEMOSFET器件及制备方法，以提高反型层中的电子迁移率，降低导通电阻，提高击穿电压，实现对器件直流特性的改善。

为实现上述目的，本发明的器件器件自上往下包括栅极、SiO₂隔离介质、源极、N⁺源区、P⁺接触区、JFET区、N^-外延层、N⁺衬底和漏极，其中，

在SiO₂隔离介质和P^-层之间，设有N型隐埋沟道，使电子反型层和SiO₂隔离介质与P^-层的界面脱离，以获得更高的反型层电子迁移率；

P阱分为P^-层和P⁺层两层，通过P^-层避免高密度的P型杂质离子的出现，提高反型层电子的迁移率，通过P⁺层提高器件的击穿电压；

在P⁺层和N^-外延层之间，设有电流扩散层，使电流在流经JFET区后更加均匀地进入到N^-外延层，以扩大电流通过的面积，减小器件的导通电阻。

所述N^-隐埋沟道厚度为0.1μm，氮离子掺杂浓度为5×10¹⁵cm^-3。

所述的P^-层的厚度为0.5μm，铝离子掺杂浓度为1×10¹⁵～5×10¹⁵cm^-3。

所述的P⁺层的厚度为0.2μm，铝离子掺杂浓度为3×10¹⁸cm^-3。

所述的电流扩散层的厚度为0.5～0.6μm，氮离子掺杂浓度为5×10¹⁶～1×10¹⁷c^m-3。

为实现上述目的，本发明N型隐埋沟道的碳化硅DEMOSFET器件制作方法，包括如下步骤：

(1)在N⁺碳化硅衬底上生长厚度为9～10μm、氮离子掺杂浓度为5×10¹⁵～1×10¹⁶cm^-3的N型漂移层，其外延温度为1600℃，压力100mbar，反应气体是硅烷和丙烷，载运气体为纯氢气，杂质源为液态氮气；