[发明专利]高介电常数栅介质场效应晶体管及其制作方法

说明书

【技术领域】

本发明涉及一种高介电常数栅介质场效应晶体管，以及所述场效应晶体管的制作方法。

【背景技术】

在摩尔定律的驱动下，金属-氧化层-半导体-场效晶体管(MOSFET)的某些尺寸已经按等比例减小到了纳米量级，这给器件尺寸的继续减小带来了一些挑战：a)传统SiO2栅介质薄膜减薄引起栅极泄漏电流以及器件静态功耗的急剧增加；b)多晶硅栅极带来多晶硅耗尽和阈值电压相对增加；c)互联金属带来的寄生电阻电容效应(RC效应)对规模越来越大、互联金属层数越来越多的芯片的延迟影响变得越加严重。这些问题迫使人们寻求一高介电常数栅介质薄膜、金属栅极材料和Cu金属等新型材料取代集成电路制造中的传统材料。

另一方面，上述材料的更新也带来了工艺上的变革，新型材料的使用使得芯片的制造工艺流程变得复杂，例如超薄膜的精准刻蚀必须严格控制，Cu的刻蚀难题让半导体制造商不得不采用大马士革工艺，从而增加了工艺流程；将这些新型材料更好更方便地整合到芯片或者器件中仍然有很大的研究价值。

【技术方案】

本发明的目的是克服上述技术缺陷，提供一种具有高介电常数栅介质的场效应晶体管。

发明的另一个目的是提供上述场效应晶体管的非常简易的制作方法。

为了实现上述目的，本发明提出一种高介电常数栅介质场效应晶体管，包括单晶硅片衬底、导电沟道、栅介质、栅极、源极和漏极，其中所述栅介质是高介电常数薄膜，所述高介电常数薄膜为掺钛的氧化铪，所述栅极是金属合金。

在本发明中，“掺钛的氧化铪栅介质薄膜”是一种高介电常数栅介质薄膜，特别是Hf_xTi_1-xO₂薄膜，其性能优于纯HfO₂薄膜，x的范围为0＜x＜1。所述Hf_xTi_1-xO₂薄膜的最小泄漏电流密度可达10^-7A/cm²。

优选地，所述Hf_xTi_1-xO₂薄膜的厚度为3-20nm。薄膜厚度太小会加剧工艺难度，甚至在工艺上无法实现；厚度太大则会影响器件尺寸的等比缩小。

优选地，所述Hf_xTi_1-xO₂薄膜的介电常数为30～50，介电常数太小不能减小器件泄漏电流，介电常数太大则会导致栅介质厚度太大。

在本发明中，优选地所述栅极的金属合金为TiN或TiAlN。

根据上述高介电常数栅介质场效应晶体管的一种优选的具体实施方式，所述栅极的厚度为50-500nm。栅极厚度过大会增加芯片的表面不平整度，过小会增加栅极的电阻。

根据上述高介电常数栅介质场效应晶体管的一种优选的具体实施方式，所述单晶硅片是<100>晶向的单晶硅片。所述单晶硅片的电阻率为8Ω·cm-13Ω·cm。

在本发明中，所述场效应晶体管是N沟道型场效应晶体管或P沟道型场效应晶体管。

本发明还提供上述高介电常数栅介质场效应晶体管的制作方法，包括以下步骤：

(1)取洗净的单晶硅片作为衬底，用光刻胶光刻形成源漏区的图形；注入低能量高剂量离子砷，用等离子去胶机去除光刻胶，然后放在充满氮气的快速退火炉中退火，得到样品a；

(2)对样品a光刻，生成栅极的光刻胶图形，然后沉积高介电常数栅介质Hf_xTi_1-xO₂薄膜和栅极，然后剥离出栅介质和栅极，得到样品b；

(3)对样品b光刻，形成接触孔图形，利用LPCVD沉积硼磷硅玻璃，然后剥离出接触孔，得到样品c；

(4)对样品c光刻，生成接触孔金属塞图形，沉积金属塞，并剥离出接接触孔金属塞，得到样品d；

(5)对样品d光刻。生成电极连线图形，沉积电极连线金属膜，剥离出连线图形，得到样品e；

(6)对样品e快速退火，得到所述高介电常数栅介质场效应晶体管。

优选地，步骤(2)中，通过磁控溅射沉积所述高介电常数栅介质Hf_xTi_1-xO₂薄膜和栅极。

优选地，步骤(4)中，所述金属塞的金属为钨，通过磁控溅射沉积。

优选地，步骤(5)中，所述电极连线的金属优选为铜，因为铜的电阻率比传统的铝金属低并且有较好的抗电迁移性，所述电极连线通过磁控溅射沉积。