[发明专利]集成高性能宽带通讯系统用SOC芯片

说明书

技术领域

本发明涉及一种SOC芯片，特别涉及一种集成高性能宽带通讯系统用SOC芯片。

背景技术

根据调查报告数据显示，2006年到2015年，无线局域网(WALN)市场将保持年平均40%左右的持续增长，2013年，全球无线局域网市场总值将突破1000亿美元。作为有线网络的延伸和一种补充，无线局域网被认为是下一代IT产业发展的最大推动力之一。

我国从70年代就开始ADC数据转换器的研究，起步不算太晚，但大多数都是用于较低的应用场合，比如说消费类电子等，能进入商品市场，批量生产提供给用户的产品则不多。国内ADC方面的研究主要集中在中等转换速度、中等精度的范畴，对高速、高精度的新型ADC的研究尚不多见。而且主要集中在全并型、积分型等低精度高速或者高精度低速结构上。对于高速高精度ADC设计，国内单位所开展的研究较少，基本处于计算机仿真阶段。

对于目前主流新结构和新技术，国内由于受到工艺条件、基础研究与设计水平限制，也很少有人涉及。有些大学的实验室曾作过有益的探索工作，但是也仅限于电路的模拟仿真阶段，未能达到真正与工业界接口，并未达到工艺投片实现的水平。我国的高性能高位高速ADC转换器技术和国际水平相比还存在很大差距。

单片集成DVGA、ADC、BGAP等高性能宽带通讯系统用SOC芯片研制在军、民用电子系统中具有广泛的应用市场，其市场成稳步发展和增长势头。自行设计生产单片集成DVGAADC、BGAP等高性能SOC芯片对于我国的数字通信系统、军事和医疗设备的发展都有着积极的意义，目前在国内还没有相关报到。

发明内容

为了解决上述存在的技术问题，本发明提供一种速度高、带宽宽、精度高的集成高性能宽带通讯系统用SOC芯片。

　　本发明解决上述技术问题的技术方案是：包括数字控制可变增益放大器、模数转换器和带隙基准源，所述数字控制可变增益放大器与模数转换器串接，带隙基准源分别与数字控制可变增益放大器、模数转换器相连。

本发明的技术效果是：采用本发明的结构，可缩小的芯片尺寸和提高系统集成度，减少接口带来的干扰、提高系统的信噪比和通讯速度。

下面结合附图对本发明作进一步的说明。

附图说明

图1为本发明的结构图。

图2为本发明与数字处理器相连的结构图。

具体实施方式

　　参见图1，本发明包括数字控制可变增益放大器、模数转换器和带隙基准源，所述数字控制可变增益放大器与模数转换器串接，带隙基准源分别与数字控制可变增益放大器、模数转换器相连。

本发明的信号流程为：数字控制可变增益放大器（DVGA）接收芯片外部的信号输入，数字控制可变增益放大器（DVGA）产生的信号输出给模数转换器（ADC）进行量化，并输出数字信号给数字信号处理单元。带隙基准源（BGAP）产生基准电压或者基准电流给数字控制可变增益放大器（DVGA）和模数转换器（ADC）进行工作。数字控制可变增益放大器（DVGA）所在的增益控制环路需要来自DSP数字信号控制，DSP中的寄存器可以通过I²C总线进行可编程控制。

由于单片集成DVGA、ADC、BGAP等高性能宽带通讯系统用SOC芯片研制在军、民用电子系统中具有广泛的应用市场，其市场成稳步发展和增长势头。自行设计生产单片集成DVGA、ADC、BGAP等高性能宽带通讯系统用数模混合芯片对于我国的数字通信系统、军事和医疗设备的发展都有着积极的意义。同时，不断缩小的芯片尺寸和系统集成的发展，为减少接口带来的干扰、提高系统的信噪比和通讯速度，开展单片集成数字控制可变增益放大器（DVGA）、模数转换器（ADC）和带隙基准源（BGAP）等模块组成的高性能宽带通讯系统用SOC芯片研制成为必要。