[发明专利]一种显影后检查方法

说明书

技术领域

本发明涉及半导体制造领域，尤其涉及一种显影后检查方法。

背景技术

随着半导体制造技术的飞速发展，半导体器件为了达到更快的运算速度、更大的资料存储量以及更多的功能，半导体芯片向更高集成度方向发展；而半导体芯片的集成度越高，则半导体器件的临界尺寸(CD，Critical Dimension)越小。

目前工艺制造技术，都是采用步进机来进行光刻图案的转移，以获得较佳的分辨率和较佳的微粒容忍度。但是这种方式最主要的问题是需要将一片芯片采用分区曝光方式，来完成单一层图案化的制作，因此需要进行数十次的曝光，才能完成一晶片上的单一光阻层的制程，因此为了让各层光刻之间的图案的叠放能够准确无误，在显影制程完成后必须对芯片进行显影后检查(after develop inspection，ADI)，以确保该光刻阶段的显影制程合乎规格需求。

具体地，在芯片上形成图案化的光阻后，对所述光阻进行检查，包括对光阻覆盖、对准、曝光、显影等一一进行检查，并判断光阻性能是否满足工艺的规范要求。

与任何制造工艺一样，光刻工艺的目标是无缺陷产品。然而，不检查或者在光阻内留下缺陷将是灾难性的问题。显影后检查可以发现错误并就地纠正，这是芯片制造过程中少有的可以纠正的几步之一。一旦形成有缺陷光阻的芯片被送到下一个图形形成的步骤(如刻蚀)，就没有纠正错误的机会了。如果一个芯片被错误刻蚀，它就有了致命的缺陷，被认为是废品，将损失严重。所以显影后检查数据对于描述和提高光阻工艺特性非常重要。

其中，现有技术的显影后检查只能达到对光阻形状，即显影后光阻的线宽尺寸进行检测，不能更进一步地对按此光阻形状进行蚀刻后形成的关键尺寸进行预估及检测。若能在显影后检查的步骤中对关键尺寸进行预估，则可以提前检查出不合格的芯片，以避免更大的产生损失，提高芯片合格率。

发明内容

本发明解决的问题是提供一种显影后检查方法，以在显影后检查的阶段，对后续的刻蚀效果进行模拟计算及检查，以在刻蚀阶段前检查出不合格的芯片，避免不合格芯片进入刻蚀阶段，提高芯片合格率。

为解决上述问题，本发明提供一种显影后检查方法，包括：

提供基底，采用显影工艺，在所述基底表面形成图案化的光阻；

获得所述光阻的尺寸数据；

建立数据库，用于描述光刻工艺环境，所述数据库至少包括有所述光阻的尺寸数据，及光刻工艺参数数据；

利用所述数据库建立光刻工艺模型；

依据所述光刻工艺模型，并通过拟合数据库的数据和经验数据，模拟计算所述光阻的图案对应形成的基底图案的关键尺寸，并对所述关键尺寸进行检查。

可选的，还包括：提供工艺要求，若所述关键尺寸满足工艺要求，则对应的光阻为合格光阻。

可选的，还包括：提供工艺要求，若所述关键尺寸未满足工艺要求，则对应的光阻具有缺陷。

可选的，若所述光阻具有缺陷，则去除所述具有缺陷的光阻，并将所述基底进入返工流程。

可选的，所述光阻的形状为矩形或梯形。

可选的，所述光阻的尺寸数据包括有所述光阻的厚度、顶部尺寸、底部尺寸、中部尺寸以侧壁倾斜角度之一或组合。

可选的，所述光刻工艺参数至少包括曝光时间、曝光波长、曝光能量分布。

可选的，所述显影后检查方法还包括检查光阻的覆盖、对准、曝光、显影效果。

可选的，获得所述图案化的光阻包括：提供图案化的光掩膜版，根据光掩膜版的图案进行显影，获得图案化的光阻。

与现有技术相比，本发明具有以下优点：

通过建立至少包括有光阻尺寸数据的数据库，并利用所述数据库建立光刻工艺模型，对后续的刻蚀效果进行模拟计算及检查，以在刻蚀阶段前检查出不合格的芯片，避免不合格芯片进入刻蚀阶段，提高芯片合格率。

附图说明

图1是本发明一个实施例的显影后检查方法的流程示意图。

图2至图4是本发明一个实施例的显影后检查方法的结构示意图。

具体实施方式

现有技术的显影后检查只能达到对光阻形状，即显影后光阻的线宽尺寸进行检测，不能更进一步地对按此光阻形状进行蚀刻后形成的关键尺寸进行预估及检测。