[发明专利]移位寄存器单元电路、移位寄存器、阵列基板及液晶显示器

权利要求书

1.一种移位寄存器单元电路，其特征在于，包括：

输入端，包括起始信号输入端、第一时钟信号输入端和第二时钟信号输入端；

预充电电路，响应于起始信号和第一时钟信号的致能电平，输出导通电平；

第一电平拉低电路，接入导通电平后，将所述预充电电路输出的导通电平拉低输出低电平；导通电平截止后，响应于第一时钟信号的致能电平及第二时钟信号的非致能电平输出低电平，响应于第一时钟信号的非致能电平及第二时钟信号的致能电平输出高电平；

第二电平拉低电路，耦接于所述第一电平拉低电路的输出端，响应于第一电平拉低电路输出的高电平将所述第二电平拉低电路输出端的电平拉低输出低电平；响应于第一时钟信号的致能电平将所述第二电平拉低电路输出端的电平拉低输出低电平；响应于所述第一电平拉低电路输出的低电平及第一时钟信号的非致能电平，第二电平拉低电路输出高电平；

输出端，耦接于所述第二电平拉低电路的输出端，输出电平信号。

2.根据权利要求1所述移位寄存器单元电路，其特征在于，所述第一电平拉低电路由第一反向电路、电平拉高电路和第一电平拉低子电路构成；其中，

所述第一反向电路，接入导通电平后，将第一反向电路输出端的电平拉低输出低电平；导通电平截止后，第一反向电路输出高电平；

所述电平拉高电路，响应于第二时钟信号的致能电平将所述第一反向电路输出的高电平拉高输出高电平；

所述第一电平拉低子电路，响应于第一时钟信号的致能电平，将所述电平拉高电路输出的高电平拉低输出低电平。

3.根据权利要求1或2所述移位寄存器单元电路，其特征在于，所述预充电电路由第一开关、第一节点和电容构成；其中，

所述第一开关，栅极接入第一时钟信号，漏极接入起始信号，源极耦接于所述第一节点；

所述第一节点，为所述预充电电路导通电平输出端；

所述电容，一端耦接于所述第一节点，另一端连接低电平。

4.根据权利要求2所述移位寄存器单元电路，其特征在于，所述第一反向电路由第二开关、第二节点和第三开关构成；其中，

所述第二开关，栅极与漏极相互耦接，漏极连接高电平，源极耦接于所述第二节点；

所述第二节点，为所述第一电平拉低电路的输出端；

所述第三开关，栅极接入所述预充电电路的导通电平输出端，漏极耦接于所述第二节点，源极连接低电平。

5.根据权利要求2所述移位寄存器单元电路，其特征在于，所述电平拉高电路由第四开关和第三节点构成；其中，

所述第四开关，栅极接入第二时钟信号，漏极耦接于所述第一反向电路的输出端，源极耦接于所述第三节点；

所述第三节点，为所述电平拉高电路的输出端。

6.根据权利要求2或5所述移位寄存器单元电路，其特征在于，所述第一电平拉低子电路由第五开关和第六开关构成；其中，

所述第五开关，栅极耦接于所述预充电电路的输出端，漏极耦接于所述电平拉高电路的输出端，源极连接低电平；

所述第六开关，栅极接入第一时钟信号，漏极耦接于所述电平拉高电路的输出端，源极连接低电平。

7.根据权利要求2或5所述移位寄存器单元电路，其特征在于，所述第一电平拉低子电路由第五开关和第六开关构成；其中，

所述第五开关，栅极耦接于所述第二电平拉低电路的输出端，漏极耦接于所述电平拉高电路的输出端，源极连接低电平；

所述第六开关，栅极接入第一时钟信号，漏极耦接于所述电平拉高电路的输出端，源极连接低电平。

8.根据权利要求2或5所述移位寄存器单元电路，其特征在于，所述第二电平拉低电路由第二反向电路和第二电平拉低子电路构成；其中，

所述第二反向电路，响应于第一电平拉低电路输出的高电平将所述第二电平拉低电路输出端的电平拉低输出低电平；响应于所述第一电平拉低电路输出的低电平，第二反向电路输出高电平；

所述第二电平拉低子电路，响应于第一时钟信号的致能电平将所述第二反向电路输出的高电平拉低输出低电平。