[发明专利]半导体器件

说明书

相关申请的交叉引用

2010年5月14日提交的日本专利申请No.2010-112012的包括说明书、权利要求书、附图和摘要在内的公开内容在此通过引用整体并入本文。

技术领域

本发明涉及半导体器件，并且更为具体而言涉及在半导体衬底上形成的压控振荡器(VCO)的部件的版图。

背景技术

随着诸如PCI EXPRESS之类的高速接口技术的发展，增加的关注已投向通过使用廉价和紧凑的互补型金属氧化物半导体(CMOS)技术在接口电路上安装诸如VCO之类的部分。

例如，包括单片半导体衬底上的CMOS晶体管的LC振荡回路VCO已在“A 10-Ghz CMOS LC VCO with Wide Tuning Range Using Capacitive Degeneration”，TAE-Guen Yu，Seong-IK Cho和Hang-Geun Jeong，半导体技术和科学杂志，第6卷，第4期，2006年12月中提出。

发明内容

然而，根据“A 10-Ghz CMOS LC VCO with Wide Tuning Range Using Capacitive Degeneration”中的LC振荡回路VCO的版图，互相分隔地放置螺旋电感器和MOS变容器。因而向耦合这些部件的布线添加了寄生电感器和寄生电容。因此，所测量的VCO振荡频率有时偏离由电路模拟获得的理论估算。

也即，假设L是LC振荡回路中所包括的螺旋电感器的电感，并且C是MOS变容器的电容，则VCO的理论振荡频率f1由下式给出：

f1＝1/[2×π×{L×C}^1/2]           (1)

此外，假设Lp是向耦合螺旋电感器和MOS变容器的布线添加的寄生电感器的电感，并且假设Cp是向布线添加的寄生电容，则所测量的VCO的振荡频率f2由下式给出：

f2＝1/[2×π×{(L+Lp)×(C+Cp)}^1/2]    (2)

由于耦合螺旋电感器和MOS变容器的布线在“A 10-Ghz CMOS LCVCO with Wide Tuning Range Using Capacitive Degeneration”中的LC振荡回路VCO中具有长的长度，所以在式(2)中的Lp和Cp的值变大。因此，由式(2)给出的频率f2明显偏离由式(1)给出的理论频率f1。

因此，本发明提供一种半导体器件，该半导体器件可以降低添加至耦合VCO中所包括的螺旋电感器和MOS变容器的布线的寄生电感器和/或寄生电容。

依据本发明的实施例的半导体器件包括半导体衬底和在半导体衬底上形成的LC振荡回路VCO。LC振荡回路VCO包括第一螺旋电感器和第二螺旋电感器以及第一MOS变容器和第二MOS变容器。当垂直于半导体衬底观看时，第一MOS变容器和第二MOS变容器被设置在第一螺旋电感器和第二螺旋电感器之间的区域。

依据本发明的实施例，可以降低添加至耦合VCO中所包括的螺旋电感器和MOS变容器的布线的寄生电感器和/或寄生电容。

附图说明

图1示出了依据本发明实施例的半导体器件的配置；

图2示出了图1中所示的半导体器件中所包括的CDR的配置；

图3示出了图1中所示的半导体器件中所包括的PLL的配置；

图4示出了图2中所示的CDR中所包括的VCO和输出缓冲器的配置；

图5是垂直于半导体衬底观看的依据第一实施例的VCO和输出缓冲器的视图；

图6是图5中所示的输出缓冲器和第一和第二MOS变容器的布置和布线的放大视图；

图7示出了依据本发明实施例的半导体器件中凸块的布置；

图8是垂直于半导体衬底观看的依据第一实施例的修改形式的输出缓冲器和VCO的视图；

图9是垂直于半导体衬底观看的依据第二实施例的输出缓冲器和VCO的视图；以及

图10是垂直于半导体衬底观看的依据第二实施例的修改形式的输出缓冲器和VCO的视图。

具体实施方式

下面将参考附图描述本发明的实施例。

第一实施例

图1示出了依据本发明实施例的半导体器件的配置。