[发明专利]具有减小的触发电压的堆叠式静电放电保护电路

说明书

本申请是国际申请日为2008年4月14日，国际申请号为PCT/US2008/060240，发明名称为“具有减小的触发电压的堆叠式静电放电保护电路”的PCT申请在进入中国国家阶段后申请号为200880012325.4的发明专利申请的分案申请。

技术领域

所揭示的实施例涉及ESD保护电路。

背景技术

通常将静电放电(ESD)保护电路称作有源RC触发式箝位电路，其可用以保护功能电路使其免遭由静电放电事件引起的具破坏性的高电压。如果集成电路的两个端子之间的电压由于ESD事件而以适当速率增加，那么RC电路触发并接通大型N沟道场效晶体管(有时称作“大FET”)。所述大FET使ESD电流在所述两个端子之间分流，并将所述端子上的电压箝位到对功能电路来说安全的电压。尽管可堆叠多个此有源RC触发式箝位电路，但此些有源RC触发式箝位电路一般用于电源电压相对较低(例如，三伏)的应用中。如果此些堆叠式有源RC触发式箝位电路将被用于具有(例如)二十伏的较高电源电压的应用中，那么将可能必须使大FET不合需要地大，因为有源RC触发式箝位电路中的大FET是以正常传导模式操作的。

如果将保护依靠相对较高的操作电源电压操作的有源电路使其免遭ESD事件，那么如此项技术中已知可使用硅控整流器(SCR)电路。遗憾的是，SCR ESD保护电路在被激活时具有可能低于相对较高的操作电源电压的保持电压。这是不合需要的。如果在正常电路操作期间，受SCR ESD保护电路保护的电路的电源电压端子上将出现较大电压瞬态(其并非归因于ESD事件)，那么SCR ESD保护电路可能啮合并将电源电压拉到有源电路的操作电压以下。因此一般必须提供某一装置来防止在电源电压端子上强加此些较大电压瞬态。必须提供此额外电路是不合需要的。

图1(现有技术)是常规ESD保护电路1的电路图，所述常规ESD保护电路1用以保护依靠上文所描述的相对较大的操作电源电压操作的功能电路。有时将ESD箝位电路1称作“栅极接地式NMOS”(GGMOS或GGNMOS)保护电路，因为N沟道场效晶体管2到4中的每一者的栅极耦合到所述晶体管的源极。图2是图1的电路的简化横截面图。在ESD事件下，三个晶体管2到4以骤回(snap-back)或寄生双极模式传导，使得ESD电流从VCC电源电压端子5传导穿过晶体管2、穿过晶体管3、穿过晶体管4并到达接地端子6。

图3(现有技术)是图3的GGMOS保护电路的级中的一者的横截面图。在较高电压条件下，反向偏压的漏极7到主体8的耗尽区上的电场增加到雪崩击穿机构产生变化电荷载流子的点。这些载流子产生流到寄生双极NPN晶体管9的基极中的电流。寄生晶体管9的N型集极是N+型漏极7。寄生晶体管9的N型发射极是N+型源极10。P-型基极是N沟道场效晶体管的主体8的P型材料。图3中用双极晶体管符号来描绘寄生晶体管9。基极电流接通双极晶体管，所述双极晶体管又致使较大的集极电流流过漏极到主体结。此电流用以促成必要的基极电流维持寄生晶体管的基极到发射极结的正向偏压。因此，鉴于需要较高的漏极到源极电压(称为触发电压)来起始双极晶体管传导，一旦被起始，双极晶体管传导就维持，除非漏极到源极电压降落到较低电压(称为保持电压)以下。通常将晶体管接通和传导的此特征称作“骤回”。

堆叠三个此GGMOS电路(例如在图1的电路中)使触发电压和保持电压中的每一者以所堆叠电路的数目倍增。图1的电路因此具有是图3的单级电路的触发电压的三倍的触发电压。图1的电路因此具有是图3的单级电路的保持电压的三倍的保持电压。遗憾的是，图1的堆叠式电路的经倍增的触发电压可能太高以致在图1的ESD保护电路触发并执行其电流分流功能之前对将受保护的功能电路造成损坏。