[发明专利]一种基于FPGA和DSP的中频LFM-PD雷达信号实时处理系统及处理方法

说明书

技术领域

本发明涉及一种基于FPGA和DSP的中频LFM-PD(线性调频-相参)雷达信号实时处理系统及处理方法，属于雷达检测技术领域。

背景技术

雷达是军事和民用领域中探测目标的主要工具。当雷达与目标之间存在相对运动时，回波信号的频率与发射信号的频率之间就会存在正比于相对径向速度的频率差，这就是多普勒效应的体现。利用多普勒效应进行目标信息提取和处理的雷达叫做多普勒雷达，如果雷达发射的是脉冲调制的射频信号，即称之为脉冲多普勒雷达，简称PD雷达。PD雷达是在动目标显示雷达基础上发展起来的一种先进的全相参体制的脉冲雷达。而采用线性调频(LFM)信号的PD雷达结合了脉冲多普勒体制和脉冲压缩体制的优点，由于信号大时宽的带宽积的特点，使得雷达可以以宽脉冲发射波形，在不增加脉冲重复频率的情况下，增大雷达的平均功率，提高雷达的作用距离，在接收时采用匹配滤波器进行脉冲压缩，获得窄脉冲信号，以保持窄脉冲系统的距离分辨力及多普勒系统的速度分辨力，实现在强杂波环境中对动目标的检测。在现代PD-脉冲压缩雷达系统中，目标回波信号的数据更新很快，这就要求雷达处理机在极短的时间内完成对一帧回波数据的处理，具有实时处理的能力，否则就可能丢失。因此，中频LFM-PD雷达实时处理技术逐渐成为现代雷达的一项标准技术。

上个世纪80年代以来，随着信息技术和半导体技术的迅速进展，超高速集成电路(VHSIC)和超大规模集成电路(VLSI)技术得到了大幅度提高。低速、低可靠性的单片机以及小规模的集成电路已经越来越不能满足需要，正逐渐被可编程逻辑器件(如FPGA、CPLD)和DSP所取代。目前的数字下变频和脉冲压缩处理器有多种实现方法，主要实现方法包括PC软件实现、DSP实现与FPGA实现。

德国汉诺威大学使用6片HiPAR-DSP 16和FPGA实现了一款实时SAR图像处理机。该处理机采用6片HiPAR-DSP 16互联，其处理速度为28GOPS，能够在1200Hz的重频下实时地处理4096×4096的8bit复数FFT，系统具有处理性能高、功耗低、体积小的优点。弗吉尼亚理工大学(Virginia Polytechnic Institute and State University)采用高速FPGA，通过控制8片高速ADC，设计了速度高达8G-samples/s的超高速采样数字收发器，可实现对UWB脉冲的超高速采样，为UWB系统中后续的信号处理与数据处理系统奠定了基础。

在上述的实现中频LFM-PD雷达实时处理的方法中，利用PC软件实现数字下变频和脉冲压缩开发简单，但是速度通常不能达到实时处理的要求，而且不适合应用于大规模的雷达检测系统中。

发明内容

本发明的技术解决问题：克服现有技术的不足，提供一种基于FPGA和DSP的中频LFM-PD雷达信号实时处理系统及处理方法，能够满足实时处理的要求，并且开发周期短，灵活性强，适合应用于大规模的雷达检测系统中。

本发明的技术解决方案：一种基于FPGA和DSP的中频LFM-PD雷达信号实时处理系统，包括：FPGA和DSP。其中FPGA包括中频采样模块、数字下变频模块、脉冲压缩模块；DSP包括相参积累模块、运动补偿模块和恒虚警检测(CFAR)模块。进入FPGA中频采样模块的信号是中频雷达信号，通过中频采样模块的直接中频采样得到了数字中频信号；数字中频信号进入数字下变频模块，进行数字下变频，得到了I、Q两路信号；I、Q两路信号进入脉冲压缩模块，脉冲压缩模块对I、Q两路信号产生匹配系数，进行脉冲压缩处理。脉冲压缩后的信号进入DSP相参积累模块，该模块对信号做FFT，得到积累结果；相参积累后的信号进入恒虚警检测模块检测，判断是否存在目标。

脉冲压缩模块包括匹配系数产生模块、FFT模块、复乘模块和IFFT模块。各部分连接关系如图所示。I、Q信号先进入FFT模块做FFT运算，同时产生与I、Q信号匹配的系数，对产生后的系数做FFT运算，两次FFT得出的结果进入复乘模块进行复乘运算后，进入IFFT模块进行IFFT运算，IFFT运算后的结果即为脉冲压缩后的结果。

运动补偿模块采用了运动补偿算法。本系统采用包络时延补偿算法，该算法通过上一帧数据计算出的目标速度结果来计算出下一帧数据所需要做出的运动补偿量，FPGA根据DSP修正的参数调整门信号生成的时序，同时通过对修正参数的累加，确定一帧脉冲串内，每个脉冲门信号需要调整的时钟周期数，通过调整直波、回波的门信号实现运动补偿。