[发明专利]一种1394总线的故障注入装置及方法

权利要求书

1.一种1394总线的故障注入装置，其特征在于，它包括1394故障注入器和宿主机(6)，1394故障注入器包括FPGA(1)、第一物理层接口芯片(2)、第二物理层接口芯片(3)、SRAM(4)和EEPROM(5)，

FPGA(1)的逻辑保存输入输出端与EEPROM(5)的输入输出端相连，FPGA(1)的数据缓冲输入输出端与SRAM(4)的输入输出端相连，FPGA(1)的第一1394芯片输入输出端与第一物理层接口芯片(2)的第一输入输出端相连，第一物理层接口芯片(2)的第二输入输出端为第一1394总线接口，FPGA(1)的第二1394芯片输入输出端与第二物理层接口芯片(3)的第一输入输出端相连，第二物理层接口芯片(3)的第二输入输出端为第二1394总线接口，

FPGA(1)通过RS232串行总线与宿主机(6)相连。

2.根据权利要求1所述的一种1394总线的故障注入装置，其特征在于，FPGA(1)包括主控模块(1-1)、FPGA故障注入模块(1-2)、SRAM控制器(1-3)、第一PHY/LINK接口模块(1-4)和第二PHY/LINK接口模块(1-5)，

FPGA故障注入模块(1-2)的第一输入输出端与主控模块(1-1)相连，主控模块(1-1)的通过RS232串行总线与宿主机(6)相连，

FPGA故障注入模块(1-2)的第二输入输出端与SRAM控制器(1-3)的第一输入输出端相连，SRAM控制器(1-3)的第二输入输出端与SRAM(4)相连；

FPGA故障注入模块(1-2)的第三输入输出端与第一PHY/LINK接口模块(1-4)的第一输入输出端相连，第一PHY/LINK接口模块(1-4)的第二输入输出端与第一物理层接口芯片(2)相连；

FPGA故障注入模块(1-2)的第四输入输出端与第二PHY/LINK接口模块(1-5)的第一输入输出端相连，第二PHY/LINK接口模块(1-5)的第二输入输出端与第二物理层接口芯片(3)相连。

3.根据权利要求1所述的一种1394总线的故障注入装置，其特征在于，宿主机(6)包括用户界面模块(6-1)、数据分析模块(6-2)、参数收集模块(6-3)、故障注入模块(6-4)、结果回收模块(6-5)和通信模块(6-6)，

通信模块(6-6)的通信端通过RS232串行总线与1394故障注入器相连，通信模块(6-6)的故障命令输入端与故障注入模块(6-4)的第一故障命令输出端相连，通信模块(6-6)的返回数据输出端与结果回收模块(6-5)的输入端相连，结果回收模块(6-5)的输出端与数据分析模块(6-2)的第一输入端相连，故障注入模块(6-4)的第二故障命令输出端与数据分析模块(6-2)的第二输入端相连，数据分析模块(6-2)的输出端与用户界面模块(6-1)的数据显示输入端相连，用户界面模块(6-1)接收用户输入命令及参数，用户界面模块(6-1)的输出端与参数收集模块(6-3)的输入端相连，参数收集模块(6-3)的输出端与故障注入模块(6-4)的输入端相连。

4.根据权利要求1所述的一种1394总线的故障注入装置，其特征在于，第一物理层接口芯片(2)和第二物理层接口芯片(3)都选用TSB41AB3芯片。

5.基于权利要求1所述的一种1394总线的故障注入装置的故障注入方法，其特征在于，该方法包括以下步骤：

步骤一、宿主机(6)接收用户的输入命令，并将故障注入命令和故障参数发送给故障注入器；

步骤二、故障注入器将数据返回给宿主机(6)，获取故障注入结果。

6.根据权利要求5所述的一种1394总线的故障注入方法，其特征在于，步骤一中的故障注入命令包括注入开始、注入暂停和注入结束命令；故障参数包括故障持续时间、故障间隔时间、故障类型和故障注入时刻。