[发明专利]具有二阶段位线预充电的存储装置、偏压电路及感测方法

说明书

技术领域

本发明是关于集成电路技术领域，尤其涉及一种具有二阶段位线预充电的存储装置、针对存储装置中数据线的偏压电路及感测存储装置中数据的方法。

背景技术

集成电路存储装置不断地变得更小及更快。存储装置尺寸及速度的一个限制条件是在阵列中准备感测数据所使用的位线预充电及偏压电路。为了这些目的所使用的典型结构可参见张等人发明标题为″MEMORY CELL SENSE AMPLIFIER″的美国专利第6219290号；Ordonez等人标题为″FAST SENSE AMPLIFIER FOR NONVOLATILE MEMORY″的美国专利第6498751号；及Rai等人标题为″SENSE AMPLIFIER WITH IMPROCED SENSITIVITY″的美国专利第6392447号。

而先前的由朱等人发明标题为″MEMORY ARRAY WITH LOW POWER BIT LINE PRECHARGE″的美国专利第7082061号，在此引为参考数据，是讨论先前的偏压结构。如美国专利第7082061号中所解释的，一个使用于传统存储装置中的基本偏压电路包括一制压晶体管及一负载晶体管与每一条位线耦接。此制压晶体管可以包含具有栅极与各自反馈反向器的输出耦接的叠接晶体管。此反馈反向器的输入与制压晶体管的源极和数据线导体耦接。因此提供一个动态的反馈电路，其设定具有小电流通过负载晶体管的平衡条件。在感测节点的电压会稳定在目标电平，且此时位线准备好被感测。于允许感测节点的电压稳定在目标电平的一段时间之后，存储单元通过施加字线电位于此存储单元的栅极而被存取来感测。如此的方案需要在每一条位线中有着反馈反向器。

在传统的替代实施例中，动态反馈反向器可以由静态偏压电压V_bias来取代。此电路在没有动态反馈情况下是以类似于上述的方式来操作。当位线上的电压V_BL到达约为偏压电压V_bias减去通过制压晶体管临界电压的电平时，此制压晶体管开始关闭且降低其电流。动态反馈可以达成将感测节点的电压稳定在目标电平。在此情况下，完成此预充电步骤，且位线准备好被感测。如此可以节省布局面积。然而，其会依赖使用一条额外的位线且需要额外的偏压电压以供偏压电压调整器使用。此外。为了实施低电压位线的预充电，必须先施加较高的偏压电平，之后再于当假位线的电压接近目标电压时施加较低的偏压电平。然而，此较高然后较低的偏压方法因为举例而言于预充电操作期间自位线与偏压调节器输出充电耦合的缘故，在同一时间仅能驱动与感测放大器耦接的相对少数目的位线。

当这些传统的方法成功地应用于存储装置中，但是随着存储器存取速度增加、元件尺寸减少且使用更复杂及更高度平行运作的感测结构时，每一条字线上所需的复杂感测结构变成了集成电路存储器在尺寸及制造成本的一个限制条件。此外，随着供应电压的大小持续地降低且操作速度提升，于预充电时发生的电压过大现象也会减少存储阵列中感测数据值的边界。因此需要提供一种感测系统，其于集成电路中占用较小的面积而且可以操作的更快速与消耗较少的功率。

发明内容

本发明提供了一种集成电路装置，此集成电路装置包含一合适作为高速及低电压操作的存储单元阵列。此处所描述的对数据线预充电的偏压电路可以在防止电压过大的同时又能达成快速预充电。此外，此处所描述的电路也可以在占用装置非常小布局面积的情况下实施。

本发明所描的一实施例包括揭露一种存储装置，其包含具有多个行和列的存储单元阵列。多条数据线与该阵列的行耦接，及多条字线与该阵列的列耦接。制压电路，与该多条数据线中的各自数据线耦接，且适合防止在该各自数据线上的感测节点超过一目标值。一偏压电路，在其输出提供一偏压电压以在该预充电区间中的一第一阶段使用一第一电压电平开启该制压电路，且在该预充电区间中的一第二阶段使用一第二电压电平开启该制压电路，其中该第二电压电平大于该第一电压电平。

此处所描述的偏压电路包括一预充电晶体管、一叠接晶体管及一电阻性元件串接在一起。具有一反馈电路与该叠接晶体管的栅极自一对应字线介于该叠接晶体管与该电阻元件之间的节点耦接。此处所描述的偏压电路，该反馈电路是响应一时序信号以于该第一阶段设定该第一偏压电平及于该第二阶段设定该第二偏压电平。