[发明专利]用来管理和存取闪存模块的控制器

说明书

技术领域

本发明涉及一种闪存装置，尤指一种用来管理和存取闪存模块的控制器。

背景技术

闪存被广泛使用在很多应用中，例如储存卡、数字相机、数字摄影机、多媒体播放器、移动电话、固态硬盘(solid-state driver)、计算机和许多其它电子装置。闪存可用单阶储存单元(single-level cells，SLC)、多阶储存单元(multi-level cells，MLC)、三阶储存单元(triple-level cells，TLC)或更高阶数的储存单元来实现。

在很多应用当中，存取闪存的速度(例如读、写速度)是很关键的。例如，在SD卡的应用中，闪存的写入运作必须在250毫秒完成，否则便可能被主控装置剔除联机。存取闪存的速度可以藉由改善闪存控制器的效能来获得提升。例如，可藉由增加闪存控制器内建的易失性存储器容量来改善闪存控制器的运作效能。然而，增加内建的存储容量必须占用闪存控制器内更多的空间，导致闪存控制器的体积变大，在某些应用中并不合适，而且这种方式也不符合电子装置微型化的设计趋势。

发明内容

有鉴于此，如何有效提升存取闪存的速度，并减轻或解决以上所述相关领域中既有技术的缺失，实为业界有待解决的问题。

因此，本说明书提供了一种用来管理一闪存模块的控制器的实施例，其包含有：一通讯接口，用于耦接一主控装置；以及一处理电路，耦接于该通讯接口，用于将包含有对应于第一组连续的M个逻辑地址的第一组M个地址的一第一地址群组记录于一第一寻址区块中的一第一区段，将包含有对应于第二组连续的M个逻辑地址的第二组M个地址的一第二地址群组记录于该第一寻址区块中的一第二区段，将包含有对应于第三组连续的M个逻辑地址的第三组M个地址的一第三地址群组记录于一第二寻址区块中的一第一区段，以及将包含有对应于第四组连续的M个逻辑地址的第四组M个地址的一第四地址群组记录于该第二寻址区块中的一第二区段；其中M是大于1的整数、该第二组M个逻辑地址接续于该第一组M个逻辑地址、该第三组M个逻辑地址接续于该第二组M个逻辑地址、且该第四组M个逻辑地址接续于该第三组M个逻辑地址。

另一种用来管理一闪存模块的控制器的实施例包含有：一处理电路，用于将多个地址群组记录于多个寻址区块中，其中每一地址群组包含有分别对应于多个逻辑地址的多个地址映射信息；以及一通讯接口，耦接于该处理电路，用于自一主控装置接收对应于一目标逻辑地址的一写入指令；其中该处理电路会将该目标逻辑地址和相关的数据写入目标数据区块中的一目的地存储页，从该多个地址群组中取得对应于该目标逻辑地址的地址映射信息，依据该目标数据区块的该目的地存储页的物理位置信息更新所取得的地址映射信息，以及将包含有该目标逻辑地址更新后的地址映射信息的一目标地址群组写入一目标寻址区块中的一目标区段。

本说明书另提供了一种用来存取一闪存模块的控制器的实施例，其包含有：一处理电路，用于将包含有对应于第一组连续的M个逻辑地址的第一组M个地址的一第一地址群组记录于一第一寻址区块中的一第一区段，将包含有对应于第二组连续的M个逻辑地址的第二组M个地址的一第二地址群组记录于该第一寻址区块中的一第二区段，将包含有对应于第三组连续的M个逻辑地址的第三组M个地址的一第三地址群组记录于一第二寻址区块中的一第一区段，以及将包含有对应于第四组连续的M个逻辑地址的第四组M个地址的一第四地址群组记录于该第二寻址区块中的一第二区段；以及一通讯接口，耦接于该处理电路；其中M是大于1的整数、该第二组M个逻辑地址接续于该第一组M个逻辑地址、该第三组M个逻辑地址接续于该第二组M个逻辑地址、且该第四组M个逻辑地址接续于该第三组M个逻辑地址；又，若该通讯接口自一主控装置接收到与位于该第一、第二、第三、或第四组逻辑地址中的一目标逻辑地址相对应的一存取指令，该处理电路会依据该第一、第二、第三、或第四地址群组中所记录的内容，将该目标逻辑地址转换成一相对应的目标物理地址，并存取该目标物理地址所指向的该闪存模块中的一存储页。

另一种用来存取一闪存模块的控制器的实施例包含有：一通讯接口，用于耦接于一主控装置；以及一处理电路，耦接于该通讯接口，用于将多个逻辑地址依序来回写入至一数据写入群组中的多个数据区块；其中每次该处理电路写入该多个逻辑地址的其中之一到该数据写入群组中的一数据区块后，该处理电路会将下一个逻辑地址写入该数据写入群组中的另一数据区块；又，在抹除了该数据写入群组中的一第一数据区块后，该处理电路会将数据写入该数据写入群组中的一第二数据区块，而不先将该第二数据区块抹除。

附图说明