[发明专利]双边沿触发的状态保持的可扫描触发器

说明书

技术领域

本发明涉及集成电路技术领域，特别涉及一种双边沿触发的状态保持的可扫描触发器。

背景技术

随着集成电路工艺特征尺寸的下降，电路工作频率的上升，降低电路的泄露功耗已经成为了集成电路设计的焦点和难点。而由时序单元(触发器和锁存器)和时钟网络组成的时钟系统是VLSI(超大规模集成电路)系统中最大的功耗来源之一。统计表明大约有30％到60％的泄露功耗都由时钟系统产生，因此降低触发器的功耗就有着深远的意义(参见文献[2])。在文献[1]中，H.Karimiyan，S.M.Sayedi和H.Saidi设计的双边沿触发的状态保持的可扫描触发器(Dual-edgetriggered state-retention scan flip-flop，DET-SRSFF)就是针对触发器的低功耗而提出的结构，如图1(a)、图1(b)所示。整体来讲，该结构主要是采用了下面6种低功耗技术：

1、采用power-gating技术，增加CG和SLEEP控制信号，切断睡眠状态时电源到地的通路，降低泄漏功耗。

2、采用多阈值MOS管技术，关键路径采用低阈值电压的MOS管来保证速度，非关键路径采用高阈值电压MOS管来降低功耗。

3、采用多电源电压技术，因为脉冲产生电路消耗了很大部分的功耗，所以脉冲产生时采用了低电压的电源，降低功耗。

4、采用低电压技术，对于触发器的锁存部分，睡眠状态时，通过降低锁存部分的电源电压来降低泄漏功耗。

5、由于低电平技术可能导致锁存的高电平不理想，从而引起输出连接的PMOS管不能完全关断，增大功耗。所以DET-SRSFF引入了LFB(leakage feedback buffer)的结构来防止锁存部分的不理想高电平引起的大的泄漏电流。

6、采用栅长偏斜(gate-length biasing)技术。在文献[3]中提出了这种技术，它是通过微调MOS管的栅长来降低功耗。一般来讲，栅长微调10％以内，保证了版图结构的基本规整的同时，可以降低相当可观的功耗。

在文献[1]中，作者利用HSPICE仿真将DET-SRSFF与CBS_ip(文献[2])、ep-DSFF(文献[4])、SPGFF(文献[5])、CDFF(文献[6])以及D2LCFF(文献[7])进行了比较。虽然DET-SRSFF的功耗延迟积不是最低的，但是整体来讲，DET-SRSFF在功耗延迟积很小的同时，具有状态保持(没有悬浮节点)和可扫描的优点。

下面首先介绍现有的静态锁存以及泄漏反馈缓冲电路。

图1(a)中，CG表示时钟脉冲门信号(Clock Gate)，CLOCK表示时钟信号；图1(b)中，SE表示扫描使能信号(Scan Enable)，上面加“-”表示SE的反信号；SI、SO分别表示扫描输入信号和扫描输出信号；SLEEP表示睡眠信号；P表示脉冲输出信号。

传统的DET-SRSFF的静态锁存以及输入输出电路如图1(b)所示，DET-SRSFF的静态锁存部分采用了低电压技术。在工作模式下，SLEEP点为低电平(0)时，PMOS管MP5导通，该静态锁存部分的电源电压为VCCH，电路正常工作。而睡眠模式下，SLEEP为1，MP5断开，该静态锁存部分的电源电压是VCCH通过两个NMOS管MN5和MN6传输后得到的电压(VCCH减去2Vth)，具有两个NMOS管阈值电压的损失，其中Vth表示MN1和MN2的阈值电压。这样，就降低了睡眠模式下的泄漏电流，节省了功耗。

但是睡眠模式下该静态锁存部分的高电平就会出现非理想高电平的情形，这时输出缓冲结构中的PMOS管就会出现不完全关断的情形，会引起大的泄漏电流。

于是文献[1]中借用了文献[8]中提出的泄漏反馈缓冲(LFB)结构(图1(b)中用圆圈标出)。LFB本来是用来防止在使用多阈值电压MOS管时引起的大的泄漏电流，而文献[1]中用来防止非理想电平引起的大的泄漏电流，同时保证输出的电平为理想电平。

LFB的电路结构(是DET-SRSFF的输出电路)从图1(b)中单独拿出来后如图2所示。在工作模式下，SLEEP为0，MP1和MN1导通，整个结构相当于一个反相器。SLEEP为1时，MP1和MN1断开。端会保持之前的电平。由于O端可能出现不理想的电平，MP3和MN3可能不完全截止，但是MP2和MN2中总有一个会完全截止，所以限制了泄漏电流。同时端总是连接到VCCH或者地线GND，所以具有理想的高低电平。

传统的脉冲产生结构在图1(a)中已经给出，其工作过程为：