[发明专利]一种实现3780点FFT/IFFT的方法及其处理器

权利要求书

1.一种实现3780点FFT/IFFT的方法，其特征在于：该方法是将3780点FFT分为三层，顶层用混合基法分解3780点，中间层用素因子算法分解63点和60点FFT，底层用WFTA算法完成7点、9点、3点、4点、5点的FFT计算。

2.根据权利要求1所述的实现3780点FFT/IFFT的方法，其特征在于：所述的WFTA算法完成7点、9点、3点、4点、5点的FFT计算包括以下步骤：

   （1）按60×(9n₁+7n₂)mod63+n₃读地址进入到7点WFTA单元141做7点WFTA运算，采用同址运算；

（2）按60×(7n₁+9n₂)mod63+n₃读地址进入到9点WFTA单元142做9点WFTA运算，采用同址运算；

（3）做完9点WFTA后的数据进入到旋转因子运算单元15乘以相应的旋转因子，存放到原来的地址；

（4）按(20n₁+3n₂)mod63+n₃读地址进入到3点WFTA单元143做3点WFTA运算，采用同址运算；

（5）按(15n₁+4n₂)mod60+60×n₃读地址进入到4点WFTA单元144做4点WFTA运算，采用同址运算；

（6）按(12n₁+5n₂)mod60+60×n₃读地址进入到5点WFTA单元145做5点WFTA运算，采用同址运算；

（7）按(60 n₁+ n₂) mod3780读地址从RAM单元13中输出数据；

其中n₃为最外层的循环的计数值，其值从0至59；n₂为次外层的循环的计数值，其值从0至8；n₁最内层的循环的计数值，其值从0至6。

3. 一种3780点FFT/IFFT处理器，其特征在于：采用了三层分解算法即混合基分解算法、素因子分解算法以及WFTA算法实现了3780点FFT/IFFT处理器，所述的3780点FFT/IFFT处理器由倍频器（11），输入共轭单元（12）、RAM单元（13）、WFTA运算单元（14）、旋转因子运算（15）、选择器（16）、控制单元（17）、输出共轭单元（18）组成，倍频器（11）将输入的时钟进行倍频，倍频后的时钟信号连接到其他单元的时钟输入端；输入共轭单元（12）对输入数据取共轭；输入的数据在时钟同步下存入RAM单元（13），在控制单元（17）的控制下进行数据的读写操作；WFTA运算单元（14）对7点，9点，3点，4点以及5点等各级FFT运算；旋转因子运算（15），对9点WFTA的输出数据进行旋转因子的相乘；选择器（16）选择WFTA运算单元（14）或者旋转因子运算单元（15）的输出数据作为RAM单元（13）数据的输入，控制N点WFTA运算单元（14）之间切换；控制单元（17）控制各个模块，控制RAM单元（13）的读写地址和读写控制；输出共轭单元（18）对输出数据取共轭，与输入共轭单元（12）实现OFDM调制和解调。

4. 根据权利要求1所述的3780点FFT/IFFT处理器，其特征在于：所述的RAM单元划分为RAM1单元、RAM2单元和AM3单元，当第一帧3780数据在时刻1存储到RAM1单元131，此时RAM2单元132和RAM3单元133处于空闲状态；当第二帧3780数据在时刻2到来时，数据存入到RAM2单元132中，此时RAM1单元131进行第一帧的WFTA运算，RAM3单元133处于空闲状态；当第三帧3780数据在时刻3到来时，数据存入到RAM3单元133中，此时RAM1单元131正在输出第一帧运算后的数据，RAM2单元132进行第二帧数据的WFTA运算；当第四帧3780数据在时刻4到来时，RAM1单元131又重新恢复到输入数据的状态，然后以此类推。