[发明专利]半导体器件局部氧化终止环的制备方法

说明书

技术领域

本发明涉及一种半导体器件局部氧化终止环(LOCOS Termination)的制备方法，尤其涉及一种用于高压半导体器件的深层(Buried)局部氧化终止环的制备方法。

背景技术

在现代半导体器件制造工艺中，半导体器件的耐击穿(Breakdown)性能越来越被人们所期待。为了提高半导体器件的击穿电压(Breakdown Voltage，BV)，半导体器件具有终止环(Termination)结构，包围在半导体器件活跃区(active area)的周围，来避免半导体器件的边缘部分被早期击穿。现有技术的终止环通常采用局部氧化的方法形成，然而，采用现有技术的局部氧化方法制备形成的场氧化层(Field Oxide，FOX)的厚度不足，从而影响半导体高压器件的击穿性能。

发明内容

本发明的目的在于提供一种用于高压半导体器件的深层(Buried)局部氧化终止环的制备方法。

一种局部硅氧化隔离结构的制备方法，包括如下步骤：在硅衬底上半导体器件的边缘区域形成垫氧化层和氮化硅层；刻蚀所述垫氧化层、所述氮化硅层和所述硅衬底，形成多个沟槽；将所述沟槽内的硅进行局部氧化，形成场氧化层；去除所述垫氧化层和所述氮化硅层。

上述方法优选的一种技术方案，所述沟槽的宽度与相邻两个沟槽之间的沟槽壁的宽度的比例范围为1∶3到3∶1。

上述方法优选的一种技术方案，所述沟槽的宽度与相邻两个沟槽之间的沟槽壁的宽度的比例为3∶1。

上述方法优选的一种技术方案，所述沟槽的宽度为1um，相邻两个沟槽之间的沟槽壁的宽度为0.5um。

上述方法优选的一种技术方案，所述沟槽的宽度为1um，相邻两个沟槽之间的沟槽壁的宽度为3um。

上述方法优选的一种技术方案，所述沟槽的宽度为2um，相邻两个沟槽之间的沟槽壁的宽度为2um。

上述方法优选的一种技术方案，所述沟槽的宽度为3um，相邻两个沟槽之间的沟槽壁的宽度为1um。

上述方法优选的一种技术方案，所述场氧化层的厚度为6.5um。

上述方法优选的一种技术方案，所述半导体器件为高压半导体器件。

与现有技术相比，本发明的半导体器件局部氧化终止环的制备方法在半导体器件边缘的硅衬底上刻蚀形成多个沟槽，然后将所述沟槽内的硅进行局部氧化，形成场氧化层。采用本发明的半导体器件局部氧化终止环的制备方法，能够很好的提高半导体器件的击穿性能。

附图说明

图1是本发明的半导体器件局部氧化终止环的制备方法的流程图。

图2、图3是本发明的半导体器件局部氧化终止环的制备方法的第一实施例的示意图。

图4、图5是本发明的半导体器件局部氧化终止环的制备方法的第二实施例的示意图。

图6、图7是本发明的半导体器件局部氧化终止环的制备方法的第三实施例的示意图。

图8、图9是本发明的半导体器件局部氧化终止环的制备方法的第四实施例的示意图。

图10是采用本发明的方法制备的半导体器件局部氧化终止环的测试性能曲线图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明作进一步的详细描述。

请参阅图1，图1是本发明的半导体器件局部氧化终止环的制备方法流程图。优选的，本发明的半导体器件局部氧化终止环的制备方法为深层半导体器件局部氧化终止环的制备方法，用于高压半导体器件中。本发明的半导体器件局部氧化终止环的制备方法包括如下步骤：

在硅衬底上的半导体器件的边缘区域形成垫氧化层和氮化硅层。所述垫氧化层用于保护所述衬底的表面不受后续工艺中的机械压力。

干法刻蚀所述垫氧化层和所述氮化硅层，并进一步刻蚀所述硅衬底，在所述硅衬底上形成多个沟槽。优选的，所述沟槽的宽度与相邻两个沟槽之间的沟槽壁的宽度的比例范围为1∶3～3∶1。

将形成多个沟槽的硅片送入热炉管内，使所述沟槽内的硅进行局部氧化，形成场氧化层。

湿法刻蚀去除所述硅衬底表面的所述垫氧化层和所述氮化硅层，形成半导体器件局部氧化终止环。

形成所述局部氧化终止环后，还可以在所述终止环的表面形成场板(Field Plate)。