[发明专利]电阻器结构及其制造方法

说明书

技术领域

本发明涉及半导体制造领域，更具体地说，本发明涉及一种电阻器结构及其制造方法。

背景技术

在注入存储器之类的半导体器件的制造过程中，很多情况下，会需要制造电阻器结构。

通常在制造工艺过程中，硅化物阻止层(salicide block layer，SAB)采用来保护硅片表面，在其保护下，硅片不与其它Ti，Co之类的金属形成不期望的硅化物(salicide)。然而，硅化物阻止层的引入增大了工艺的复杂性，并且增大了制造成本。

因此，希望能够提出一种能够简化电阻器结构制造过程的技术方案。

发明内容

由于上述情况而做出本发明，并且本发明的一个目的是提供一种电阻器结构及相应的电阻器结构制造方法，其能够简化电阻器结构制造过程。

根据本发明的第一方面，提供了一种电阻器结构制造方法，所述电阻器结构包括触点电阻和主电阻，所述电阻器结构制造方法包括：浅沟槽隔离区形成步骤，用于形成浅沟槽隔离区；第一多晶硅层形成步骤，用于在浅沟槽隔离区上布置第一多晶硅层；介质层形成步骤，用于在第一多晶硅层上布置介质层；第二多晶硅层形成步骤，用于在其上布置了介质层的第一多晶硅层上布置第二多晶硅层；注入步骤，用于以第二多晶硅层为掩膜进行离子注入，以形成第一多晶硅层上的触点电阻，其中第一多晶硅层的中间部分构成了所述主电阻。

优选地，在所述电阻器结构制造方法中，所述电阻器结构制造方法还包括在浅沟槽隔离区形成步骤之前执行的阱形成步骤，用于在衬底中形成阱；并且其中所述浅沟槽隔离区形成步骤在阱中形成浅沟槽隔离区。

优选地，在所述电阻器结构制造方法中，所述第一多晶硅层的侧壁完全被所述第二多晶硅层覆盖。

优选地，在所述电阻器结构制造方法中，所述阱是高压P阱。

优选地，在所述电阻器结构制造方法中，所述电阻器结构制造方法被用于存储器制造，并且所述第一多晶硅层是存储器多晶硅层，所述第二多晶硅层是栅极层。

根据本发明的第二方面，提供了一种电阻器结构，其特征在于包括：布置在浅沟槽隔离区上的第一多晶硅层、布置在第一多晶硅层上的介质层、以及在其上布置了介质层的第一多晶硅层上布置的第二多晶硅层；其中在所述第一多晶硅层中形成的触点电阻和主电阻构成了电阻器，并且所述触点电阻是通过以第二多晶硅层为掩膜进行离子注入而形成的，从而在触点位置，第二多晶硅层具有打开的窗口以使第一多晶硅层该位置可以被离子注入从而减少接触电阻。

优选地，在所述电阻器结构中，所述第一多晶硅层的侧壁完全被所述第二多晶硅层覆盖以消除电阻器结构中的多晶硅纵梁。

优选地，在所述电阻器结构中，所述电阻器结构被用于存储器中。

优选地，在所述电阻器结构中，所述第一多晶硅层是存储器多晶硅层，所述第二多晶硅层是栅极层，第一/第二多晶硅层之间的介质层是栅极高压氧化层。

附图说明

结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：

图1是根据本发明实施例的电阻器结构制造方法的流程图。

图2是根据本发明实施例的电阻器结构的剖视图。

图3是根据本发明实施例的电阻器结构的俯视图。

图4是根据本发明实施例的电阻器结构的剖视图。

需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。

具体实施方式

为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。

现在参见图1至图3，其中图1是根据本发明实施例的电阻器结构制造方法的流程图，图2是根据本发明实施例的电阻器结构的剖视图，图3是根据本发明实施例的电阻器结构的俯视图。

如图所示，本发明实施例的电阻器结构制造方法包括：

阱形成步骤S1，用于在衬底中形成阱；在本实施例中，阱具体地是P阱HVPW。图中的参考标号HVPW指的是高压P阱。但是，本领域技术人员可以理解的是，其它类型的阱或者没有阱也是可行的。

浅沟槽隔离区形成步骤S2，用于在高压P阱HVPW中形成浅沟槽隔离区STI。

第一多晶硅层形成步骤S3，用于在浅沟槽隔离区STI上布置第一多晶硅层；在本实施例中，第一多晶硅层为多晶硅层MPOL。