[发明专利]电能计量芯片降低功耗的方法

说明书

技术领域

本发明有关一种降低功耗的方法，特别是指应用于电能计量芯片中，用来降低电能计量芯片的功耗的方法。

背景技术

CMOS电路中，有三部分功耗来源，即                                                。其中P_total是一个CMOS电路的总功耗，P_switching是开关功耗，大小取决于负载电容的充放电；P_leakage是漏电功耗。当前芯片中最主要的功耗是开关功耗，但是随着低阈值电压技术在低功耗设计中的应用，短路功耗和漏电功耗也会变得越来越重要。

其中开关功耗，VDD是电源电压；f_clk是时钟频率；如果一个电路包含n个结点，a_i是每秒钟信号变化的次数，即开关活动因子；C_Li是结点电容；ΔV_i是结点i的电压变化幅度。

短路功耗发生在信号的翻转瞬间，当输入信号的值在|Vth|和VDD-|Vtp|之间的时候，PMOS和NMOS同时导通，造成VDD到GND的短路电流。短路功耗可以表示为，I_short为短路电流。

漏电流功耗，I_leakage是CMOS电路的漏电流，主要由亚阈值效应以及漏源区与衬底反向偏置而引起的。对于深亚微米应用，这一项尤其重要。

从上述分析可以知道，功耗与很多因素相关，如开关活动因子、等效电容、电源电压、工作频率、短路电流、漏电流等。低功耗的设计方法就是从这几个基本因素出发，分别降低这些影响因素以便达到降低功耗的目的。

在电能表系统应用中，对整机的功耗有着严格的规定，例如在电池供电的情况下，要求能够工作5年以上。在电能表的系统芯片解决方案中，整机的功耗主要来自计量系统芯片，因此需要设计一种方法能涵盖该系统芯片的各个工作状态，以达到降低功耗的目的。

发明内容

本发明的目的在于提供一种能涵盖该系统芯片的各个工作状态，以达到降低功耗的电能计量芯片降低功耗的方法。

为实现上述目的，实施本发明的电能计量芯片降低功耗的方法，该电能计量芯片设有两个时钟域，其中该电能计量芯片的CPU位于时钟域一，并且该电能计量芯片还包括计量电路，计量电路包括功率有效值计算电路与能量累加电路，该二电路均位于时钟域二，时钟域一选择使用低频时钟与高频时钟，并可停止动作并维持恒定电平，时钟域二选择使用低频时钟、降频时钟及高频时钟，并可停止动作维持恒定电平，并且该电能计量芯片可选择通过电池或电力线供电，该方法包括如下步骤：

电能计量芯片判断是通过电池还是电力线供电；

如果该电能计量芯片通过电池供电，则计量电路检测电压输入信号的有效值是否小于一设定阈值，同时电流输入信号的有效值是否大于一设定阈值？如是，则令时钟域一使用高频时钟，时钟域二使用高频时钟，计量电路计算电流输入的电流有效值，并把得到的电流有效值设定为能量累加电路的固定输入，并通过寄存器设定使功率有效值计算电路中的所有触发器输入不发生变化，之后令时钟域一停止动作维持恒定电平；如否，则令时钟域一和时钟域二停止动作维持恒定电平；

如果该电能计量芯片是通过电力线供电，则计量电路检测电压输入信号的有效值是否小于某个阈值，如是则时钟域一使用介于低频时钟与高频时钟之间的时钟，而时钟域二使用降频时钟；如否，则进入正常工作模式，时钟域一与二均使用高频时钟。

依据上述主要特征，时钟域一与时钟域二停止动作维持恒定电平之后，芯片持续判断是否有恢复供电复位或者IO休眠唤醒复位发生，如有则返回判断该电能计量芯片是通过电池还是电力线供电，如否则时钟域与与时钟域二保持停止动作并维持恒定电平。

依据上述主要特征，时钟域一与时钟域二保持停止动作并维持恒定电平状态达到一定时间后，发生定时复位唤醒，重复休眠前的操作，并再次进入保持停止动作并维持恒定电平状态，上述循环重复达到预设的次数后，则芯片进入深休眠状态，即只有电池供电变为正常供电与系统芯片的IO输入发生变化才令芯片唤醒复位。