[发明专利]条件预充的基于灵敏放大器的触发器

说明书

技术领域

本发明涉及集成电路技术领域，特别涉及一种条件预充的基于灵敏放大器的触发器。

背景技术

随着集成电路的发展，便携式产品的增多，电路系统对于功耗的降低提出了更高的要求。往往在一个大规模的数字集成电路中，时钟系统占据了总的芯片能耗的25％到40％甚至更高。而时钟系统所产生的能耗中有约90％来自于触发器部分以及时钟网络中驱动触发器的最后一级分支(参见文献[1])。所以降低时钟网络和触发器部分的功耗对于降低整个电路系统的功耗就起着至关重要的作用。时钟网络功耗很高的一个原因在于其节点跳变率达到了100％，而电路逻辑部分的跳变率平均只有时钟部分的三分之一(参见文献[1])。所以合理地设计低功耗的触发器对于整个电路系统的性能提升有着重要的意义。

在触发器电路中，往往数据的跳变率要比时钟频率低很多，所以在很多情况下电路节点会产生大量不必要的跳变。所以文献[2，3，4]提出的触发器结构就通过反馈控制的方式来减少节点不必要的跳变来降低功耗。但是这些结构的触发器都需要用到时钟的反相信号，并需要一些额外的电路结构来产生它们所需要的额外的时钟信号，这样不仅会存在时钟的偏移，影响了电路的可靠性，而且增加的额外的电路也带来了更多的功耗。

基于灵敏放大器的触发器(Sense-Amplifier-based Flip-Flop，SAFF)具有单相时钟的特点，并且时钟负载管很少，这样就保证了由时钟跳变所带来的功耗不会很多。并且由于灵敏放大器交叉放大的特点使得电路可以具有更快的速度(参见文献[5])。文献[6]详细比较了各种不同结构的触发器在不同方面的性能，结果表明基于灵敏放大器的触发器在功耗延迟积方面具有明显的优势。对SAFF的优化可以通过反馈控制的方式，对第一级的灵敏放大器重新设计，来消除内部节点不必要的跳变，比如文献[7]中给出的DD-SAFF(有反馈控制的SAFF)。另外一些文献中对第二级SR锁存器进行了改进，得到了一些高速的电路(参见文献[8])。

下面详细介绍传统的SAFF。

首先介绍基本的SAFF。文献[9]中给出了基本的SAFF的结构，如图1所示。SAFF由两级结构组成：第一级通过灵敏放大器(如图1中的(a)所示)来获取时钟上跳沿时的数据信号，第二级用RS锁存器(如图1中的(b)所示)来存储第一级的采样信号，其中NMOS管MN6管是常通的。SAFF的工作工程大致如下：当时钟信号CLK为0时，PMOS管MP1和MP2导通，NMOS管MN5断开，S点和R点处被预充到高电平，第二级的SR锁存器保持原状态。CLK上跳沿到来后，S点或者R点会根据数据D的不同放电到低电平。具体来讲：如果D点为高电平(1)，则S点被放电到低电平(0)，R点保持为1；如果D点为0，则R点被放电到0，S点保持为1。一旦R点或者S点被放电到0之后，由于NMOS管MN6管的存在，S点和R点就会处于交叉锁存的状态，直到CLK的下跳沿到后被预充到高电平。

从图1可以看出，SAFF只用到了单相的时钟，不存在时钟偏移，电路工作可靠性高。同时SAFF的时钟负载只有两个PMOS和一个NMOS，这样时钟跳变带来的能量消耗就会很低。另外，SAFF采用灵敏放大器作为第一级进行采样可以具有很高的采样速度。这些优势使得基于灵敏放大器的触发器具有很高的性能。但是，这种SAFF在时钟的每个周期都要对S点和R点进行预充和放电。但是实际上，当D点和Q点的电平相同时，就没有必要对内部节点进行充放电。下面要介绍的有反馈控制的DD-SAFF就是根据D点和Q点的不同状态来控制内部节点的跳变，从而节省了大量不必要的能量消耗。

下面介绍传统的有反馈控制的SAFF(DD-SAFF)。

文献[7]中给出了DD-SAFF的结构，如图2所示。相比传统SAFF，DD-SAFF增加了两个与门，分别与MN1、MN2相连。其工作过程如下：CLK为0时，S点和R点被预充电到1。在CLK上跳为1后的求值阶段：如果D＝1且Q＝0(Q_bar＝1)，则MN1导通，S点被放电到0；如果D＝0(D_bar＝1)且Q＝1，则MN2导通，R被放电到0；其他情况下MN1和MN2都不导通，S和R都不会放电，第二级保持住当前数据。这样在D的跳变率较低的情况下，能够节省大量的功耗。