[发明专利]全差分复位延时可调鉴频鉴相器

说明书

技术领域

本发明属于集成电路设计技术领域，涉及锁相频率合成器电路，具体是一种全差分结构的复位延时可调鉴频鉴相器，可用于射频前端接收机系统频率综合器中。

背景技术

目前，锁相频率合成器广泛应用于电子通信和无线射频技术领域，已经成为各种电子设备和通信设备中必不可少的基本模块。如图1所示，锁相频率合成器由鉴频鉴相器、电荷泵、环路滤波器、压控振荡器和分频器组成。鉴频鉴相器对输入参考信号和分频器的输出信号进行频率和相位的比较，产生一组脉冲宽度正比于相位误差大小的脉冲信号UP和DN，这组脉冲信号控制电荷泵充放电路径的开启和关断，通过电荷泵将频率和相位误差转化为电流脉冲，然后通过环路滤波器产生一个波动电压并对压控振荡器的输出频率进行控制，压控振荡器的输出频率经过分频器后又送给鉴频鉴相器同输入参考频率进行鉴频和鉴相，如此反复，通过负反馈校正，最终使分频器的输出信号与输入参考信号达到同频同相，锁相环进入锁定状态。

其中，鉴频鉴相器是锁相频率合成器的核心模块，对频率合成器的工作速度、输出抖动、相位噪声具有重要影响。边沿触发的鉴频鉴相器是现在广为应用的一类数字鉴频鉴相器，具有捕获速度快、跟踪范围宽、成本低、不受输入占空比影响等优点。图2给出了一种典型的数字鉴频鉴相器的结构图，它由两个带有复位端的边沿触发的D触发器和一个逻辑门与门组成。它具有的鉴频鉴相的特征：当输入信号FR超前FV时，FR的上升沿使UP产生上升沿并为高电平，直到FV的上升沿到来，使得UP产生下降沿并为低电平，而DN只在FV的上升沿处产生一个尖脉冲；当输入信号FV超前FR时，UP和DN的输出状态刚好对换；当FR、FV同频同相时，UP、DN只会在输入信号FR和FV的上升沿处产生尖脉冲。总之，它的输出信号总是以超前信号的上升沿开始、以滞后信号的上升沿结束，归纳起来有三种状态：UP/DN＝00，UP/DN＝01，UP/DN＝10，第四种状态UP/DN＝11不存在。这是一个简单的有限状态机，三种状态之间的转换如图3所示。

对于鉴频鉴相器，如果两输入信号的相位误差足够小，以至鉴频鉴相器无法鉴别，这就是最小鉴相误差。只有相位误差累积起来，超过最小鉴相误差，鉴频鉴相器才有相位误差输出。最小鉴相误差越大，将产生的控制压控振荡器振荡频率的纠正电压越大，毛刺就越大。

然而，即使在相位误差大于最小鉴相误差的前提下，由于电路泵MOSFET开关栅电容和金属连线电容的存在，使得鉴频鉴相器的输出脉冲信号UP和DN在脉冲高度还没有达到MOS开关的开启电压时就开始下降，不足以把电荷泵的充放电开关打开，如图4所示。因此不能通过电荷泵和环路滤波器产生对压控振荡器的纠正电压，相位误差将继续积累，积累到能把电荷泵充放电开关打开为止，这个积累到能把电荷泵开关打开前的相位误差就叫鉴相死区。

为了提高锁相频率合成器的噪声性能，需要消除鉴相死区，一种常用的方法是人为增宽脉冲信号UP和DN的最小脉冲宽度，这可以通过在复位信号路径上加入延迟电路来实现。当参考信号和分频器输出的反馈信号之间的相位误差很小时，由于延迟电路的加入，使得鉴频鉴相器的输出脉冲宽度变宽，能够开启电荷泵。因此，对于输入微小的相位误差，电荷泵也会对应进行充放电，这样，死区就不存在了。

在消除鉴相死区的同时，也带入了一个问题，当参考信号FR和分频器输出的反馈信号FV之间的相位误差接近2π时，存在鉴相盲区。假设FR超前FV，由于复位延时的存在，下一个参考信号FR的上升沿会在D触发器复位之前到达，对于鉴频鉴相器来说将丢失一个FR的上升沿，结果是电路出现误操作。因此，输入相位差最高不能超过2π(1-t_reset/T)，其中，t_reset是复位延迟时间，T为参考信号的周期。当T＝2t_reset时，最高相位差不能超过π，致使鉴频鉴相器输出错误的时间占到了输入时钟周期的一半，此时锁相频率合成器将很难锁定。

因此，复位延迟时间t_reset是一个设计时需要慎重考虑的量，希望在消除鉴相死区的前提下t_reset尽可能的小。传统上的延时电路是引入固定延时，但由于工艺、温度等因素的不确定性，鉴频鉴相器复位反馈通路上的延时难以精确评估，引入的固定延时大小可能不合适。

传统鉴频鉴相器的输出直接驱动电荷泵，存在驱动能力不足的缺点，减慢了电荷泵的开关动作，增大了鉴频鉴相器的鉴相死区。因此需要增大鉴频鉴相器的驱动能力，使电荷泵的MOS开关更容易打开和关闭。