[发明专利]一种改善先栅极工艺中高K栅电介质PMOS负偏置温度不稳定性效应的方法有效

专利信息
申请号: 201110150699.6 申请日: 2011-06-07
公开(公告)号: CN102420187A 公开(公告)日: 2012-04-18
发明(设计)人: 谢欣云;黄晓橹;陈玉文 申请(专利权)人: 上海华力微电子有限公司
主分类号: H01L21/8238 分类号: H01L21/8238;H01L21/336;H01L21/265
代理公司: 上海新天专利代理有限公司 31213 代理人: 王敏杰
地址: 201210 上海市浦*** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 改善 栅极 工艺 中高 电介质 pmos 偏置 温度 不稳定性 效应 方法
【说明书】:

技术领域

发明涉及半导体制备技术领域,特别是涉及一种改善先栅极工艺中高K栅电介质PMOS负偏置温度不稳定性效应的方法。

背景技术

为提高器件性能,降低栅极漏电流,高K栅电介质技术已经应用到45纳米以下节点。然而,由于高K栅电介质与硅的界面具有大量的界面态,这些界面态在半导体制程中会与氢形成不稳定的化学键,而这些不稳定的氢键在PMOS器件工作过程中会产生大量界面态,从而改变PMOS性能。使得高K栅电介质的PMOS器件具有很严重的负偏置温度不稳定性(NBTI-- Negative Bias Temperature Instability)效应,也即PMOS器件在高温和负栅压下出现的电学参数漂移现象。现有技术中一般采用下述的方法改善SiO2栅电介质PMOS器件负偏置温度不稳定性:(1)优化栅氧;(2)在生长栅氧化层之前,通过表面处理的方法引入氟;(3)在源漏离子注入时,注入氟离子或BF2。本发明能够有效改善先栅极工艺中高K栅电介质PMOS器件的负偏置温度不稳定性效应。

发明内容

本发明的目的在于提供一种改善先栅极工艺中高K栅电介质PMOS负偏置温度不稳定性效应的方法,可以在界面处形成稳定的化学键,有效改善PMOS器件的负偏置温度不稳定性效应,简单实用。

为了实现上述目的,本发明采用的技术方案为:

一种改善先栅极工艺中高K栅电介质PMOS 负偏置温度不稳定性效应的方法,其中,包括:

沉积NMOS器件区域的高K材料层和第一金属层,其中,所述第一金属层覆盖于所述高K材料层上方;

选择性地在PMOS器件区域蚀刻所述第一金属层并在PMOS器件区域沉积第二金属层;

多晶硅栅沉积之后在栅极中通过离子注入注入氟离子至PMOS器件区域;

进行源漏离子注入热扩散。

上述的一种改善先栅极工艺中高K栅电介质PMOS 负偏置温度不稳定性效应的方法,其中,在栅极沉积后在栅极中通过注入单质氟离子注入氟离子至PMOS器件区域。

上述的一种改善先栅极工艺中高K栅电介质PMOS 负偏置温度不稳定性效应的方法,其中,在栅极沉积后在栅极中通过注入含氟化合物注入氟离子至PMOS器件区域。

上述的一种改善先栅极工艺中高K栅电介质PMOS 负偏置温度不稳定性效应的方法,其中,所述氟离子的注入能量范围为是1 KeV至20 KeV,注入剂量范围为1E14/cm2至3 E15/cm2

上述的一种改善先栅极工艺中高K栅电介质PMOS 负偏置温度不稳定性效应的方法,其中,在所述通过源漏离子注入热扩散的步骤中,使得氟离子进入高K栅极电介质层,氟离子在HfO2/SiO2和SiO2/Si界面处分别形成较稳定的Hf-F和Si-F化学键。

本发明的一种改善先栅极工艺中高K栅电介质PMOS负偏置温度不稳定性的方法,由于在多晶硅栅沉积之后,源漏离子注入热扩散之前,在栅极中通过离子注入技术注入氟离子,并通过源漏热扩散使得氟离子在HfO2/SiO2和SiO2/Si界面处分别形成较稳定的化学键,从而有效抑制了PMOS 负偏置温度不稳定性效应,简单实用。

附图说明

图1为本发明的一种改善先栅极工艺中高K栅电介质PMOS负偏置温度不稳定性的一个优选实施方式的流程图。

具体实施方式

下面结合说明书附图对本发明的一种改善先栅极工艺中高K栅电介质PMOS负偏置温度不稳定性的方法做进一步详细的说明。

本发明的一种改善先栅极工艺中高K栅电介质PMOS负偏置温度不稳定性的方法,包括步骤:

沉积NMOS器件区域的高K材料层和第一金属层,其中,所述第一金属层覆盖于所述高K材料层上方;

有选择性地蚀刻所述第一金属层并为PMOS器件区域沉积第二金属层;

多晶硅栅沉积之后在栅极中通过离子注入注入氟离子至PMOS器件区域;

进行源漏离子注入热扩散。

如图1所示,在一个优选的实施方式中,本发明的一种改善先栅极工艺中高K栅电介质PMOS负偏置温度不稳定性的方法,执行以下的步骤顺序:

步骤S1:沉积NMOS器件区域1的高K材料层101和第一金属层102,其中,所述第一金属层102覆盖于所述高K材料层101上方;

步骤S2:选择性地在PMOS器件区域2蚀刻所述第一金属层并在PMOS器件区域2沉积第二金属层;

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司,未经上海华力微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201110150699.6/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top