[发明专利]一种优化高压LDMOS器件源漏穿通性能的方法无效
| 申请号： | 201110150742.9 | 申请日： | 2011-06-07 |
| 公开（公告）号： | CN102420142A | 公开（公告）日： | 2012-04-18 |
| 发明（设计）人： | 谢欣云;黄晓橹;陈玉文 | 申请（专利权）人： | 上海华力微电子有限公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336;H01L21/265;H01L29/10;H01L29/78 |
| 代理公司： | 上海新天专利代理有限公司 31213 | 代理人： | 王敏杰 |
| 地址： | 201210 上海市浦*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 优化 高压 ldmos 器件 源漏穿 通性 方法 | ||
1.一种优化高压LDMOS器件源漏穿通性能的方法，其特征在于：
在基板上覆盖一光刻胶层，在光刻胶层上开一开口，在开口中露出基板，从开口处注入氧离子；
除去基板上覆盖的光刻胶层，对基板进行高温退火处理，在开口下的基板中的离子注入区域形成二氧化硅隔离区；
在基板中分别注入P型和N型的离子，分别形成P阱和邻近并接触P阱的N-漂移区，二氧化硅隔离区位于P阱区域内；
在P阱和N-漂移区内分别进行N型离子注入以形成N型重掺杂区，N-漂移区内设置的N型重掺杂区和N-漂移区构成LDMOS器件的漏极区，P阱内形成的N型重掺杂区构成LDMOS器件的源极区；其中，植入P阱内N型重掺杂区时使二氧化硅隔离区所在的位置处于P阱内N型重掺杂区与N-漂移区之间；
在P阱内N型重掺杂区和N-漂移区之间的P阱区域的上方生成栅氧化层和多晶硅栅极。
2.根据权利要求1所述的方法，其特征在于：所述注入的氧离子浓度为1×1018/cm2~3×1018/cm2。
3.根据权利要求1所述的方法，其特征在于：所述高温退火处理是先将基板升温至900~1000℃，并维持该温度；之后继续升温至1200~1300℃，待形成二氧化硅隔离区后冷却至室温。
4.根据权利要求3所述的方法，其特征在于：所述高温退火处理中退火温度升至900-1000℃后，维持该温度0.5~2小时。
5.根据权利要求3所述的方法，其特征在于：所述高温退火处理中退火温度升至1200-1300℃后，维持该温度0.5~4小时。
6.根据权利要求3所述的方法，其特征在于：所述高温退火处理中退火温度升至1000℃后，维持该温度1小时。
7.根据权利要求3所述的方法，其特征在于：所述高温退火处理中退火温度升至1200℃后，维持该温度3小时。
8.一种高压LDMOS器件，其特征在于，包括：
在P型基板中设置N-漂移区，在N-漂移区边上设置P阱，在靠近N-漂移区的P阱内设置二氧化硅隔离区，所述N-漂移区内设置的N型重掺杂区和N-漂移区构成漏极区，在P阱内形成有N型重掺杂区的源极区；并且在P阱内设置的N型重掺杂区和N-漂移区之间的P阱区域的上方设置有栅氧化层和多晶硅栅极，位于源极区与N漂移区之间的二氧化硅隔离区用于提高器件源漏之间的穿通电压。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司，未经上海华力微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201110150742.9/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
