[发明专利]具备低压设备保护功能的高速数模转换器

说明书

技术领域

 本发明涉及信号处理系统，特别是涉及用于信号处理系统的高速数模转换器。

背景技术

这里的背景介绍主要是为了描述本公开的背景。相对于背景技术部分中个描述的内容，本发明的发明人所作的工作以及并非本申请提交时间之前的在先技术的说明书的内容，不论是字面上还是隐含的均不被认为是相对于本公开的在先技术。

现在参考图1，显示了一作为信号处理系统实例的通信系统10。其他系统包括雷达系统、自动测试装置（ATE）等。所述通信系统10包括信号源12、发射器13、通信信道20、接收器27，以及目的站28。所述发射器13包括源编码器14、信道编码器16，和调制器18。所述接收器27包括解调器22、信道解码器24，和源解码器26。

所述信号源12可能是模拟源，例如输出连续波形信号的传感器，或数字源，例如输出数字形式信号的计算机。所述源编码器14将信号源12的输出转换为被称为信息序列u的二进制数字（位）序列。所述信道编码器16将信息序列u转换成被称为代码字的离散编码序列v。所述调制器18将代码字转换成适合传输的波形。

所述调制器18的波形输出通过通信信道20进行传输。通信信道20的典型实例是电话线、有限通信信道、无线通信信道、光纤电缆等。噪声，例如电磁干扰，信道间串扰可能会损坏波形。

解调器22接收所述波形。所述解调器22处理每一波形，并产生一接收序列r，所述接收序列r是一离散（量化）输出或连续输出。所述信道解码器24将所述接收序列r转换成被称为估计信息序列的二进制序列u’。

源解码器26将u’转换成所述信号源12输出的估计值，并将所述估计值传送给目的站28。当u’类似于u时，尽管可能有由噪声引起的解码错误，所述估计值可能是信号源12输出的一个精确复制值。

发明内容

模数转换器（DAC）包括第一DAC核心、第二DAC核心，和一蝶形开关。所述第一DAC核心产生第一输出。第二DAC核心产生第二输出。蝶形开关包括至少一个开关晶体管和共源共栅晶体管。所述蝶形开关选择性地将第一输出和第二输出连接到DAC的输出级。

在另一特征中，所述开关晶体管和共源共栅晶体管（cascode transistor）的额定电压要小于输出级的电源电压。

在其他特征中，系统包括DAC和一保护模块，所述保护模块从与DAC相关联的电源、偏置电路，和时钟发生器中的至少一个部件中接收输出。当输出中的一个不在预设范围内时，所述保护模块会选择性地使得开关晶体管运行在保护模式。

在其他特征中，系统包括DAC和门驱动模块，所述门驱动模块产生保护偏置电压，当与DAC相关联的电源，偏置电路，和时钟发生器的输出不在预设范围内时，所述偏置电压对开关晶体管进行偏置使其工作在保护模式。所述保护偏置电压与输出级的电源电压同时输出。

在另一特征中，共源共栅晶体管利用输出级的电源电压实现偏置。

在另一特征中，当开关晶体管运行在保护模式时，门驱动模块把时钟信号的状态设置为预定状态，所述时钟信号输出到开关晶体管的栅极。

在另一特征中，门驱动模块产生正常偏置电压，所述正常偏置电压被用于在电源、偏置电路，和时钟发生器开始在各自的预定范围内工作后对所述开关晶体管进行偏置。

在其他特征中，开关晶体管的输出作为共源共栅晶体管的相应输入，并且共源共栅晶体管的输出在输出级合成产生DAC的输出。

在其他特征中，开关晶体管的输出合成并作为共源共栅晶体管的输入，所述共源共栅晶体管的输出耦合到输出级以产生DAC的输出。

在另一特征中，DAC的输出数据率（data rate）是时钟信号时钟频率(clock rate)的两倍，当不同的样值(sample)同时作为第一DAC核心和第二DAC核心的输入时，所述时钟信号被用于驱动开关晶体管。

在另一特征中，当相同样值作为第一和第二DAC核心的输入时，蝶形开关的输出具有不归零（NRZ）脉冲响应。

在另一特征中，当样值作为第一DAC核心的输入并且样值的反相作为第二DAC核心的输入时，蝶形开关的输出具有射频（RF）脉冲响应。

在另一特征中，当转换的样值为第一DAC核心的输入并且一确定代码作为第二DAC核心的输入时，所述蝶形开关的输出具有归零（RZ）脉冲响应。