[发明专利]控制器及其相关控制方法

说明书

【技术领域】

本发明是有关于一种控制器及其相关控制方法，且特别是有关于一种PS/2控制器及其相关控制方法。

【背景技术】

请参照图1，其所绘示为现有计算机系统的示意图。现有计算机系统100包括：中央处理器110、控制芯片组120、内存130、硬盘140、PS/2控制器150。其中，控制芯片组120中包括：北桥芯片122、与南桥芯片126。

中央处理器1 10利用前端总线(front side bus)连接至北桥芯片122，北桥芯片122利用内存总线(memory bus)连接至内存1 30。南桥芯片126利用私有总线连接至北桥芯片122，并利用低针脚数目总线(Low Pin Count Bus，简称LPC Bus)连接至PS/2控制器150。其中，私有总线可为一直接媒体接口(Direct Media Interface，DMI)总线。

一般来说，不同的PS/2装置进行一个动作所产生的数据量并不固定。举例来说，不同类型的鼠标执行相同的按键动作时，所产生的数据量也不同，约在4字节(byte)到8字节。而现有的PS/2控制器150于接收到PS/2装置输出的数据时，即将该数据传送至南桥芯片126。

基本上，PS/2控制器150不需要知道PS/2装置的数据量长度。当PS/2装置产生第一个字节的数据至PS/2控制器150时，PS/2控制器150即产生一个中断要求(interrupt request，简称IRQ)至南桥芯片126，而南桥芯片126即利用LPC Bus读取第一字节的数据。

举例来说，当PS/2装置执行一个动作会产生6个字节时，该PS/2装置会依序传递6个字节的数据至PS/2控制器150。每当PS/2控制器150接收到一个字节时，即产生一个IRQ至南桥芯片126，而南桥芯片126即利用LPCBus读取该字节的数据。亦即，传输一个PS/2装置的一个动作，PS/2控制器150需要产生6次的IRQ，并且南桥芯片126利用LPC Bus依序接收6个字节。

同理，当PS/2装置执行其它的动作会产生n字节的数据量时，PS/2控制器150需要产生n次的IRQ，而南桥芯片126利用LPC Bus依序接收n个字节。

如图1所示，PS/2控制器150相对于主要PS/2输入端(Pri-PS/2 Port)以及辅助PS/2输入端(Aux-PS/2 Port)会有一第一中断要求(IRQ1)以及一第二中断要求(IRQ2)。亦即，当键盘产生一个动作时，键盘的数据利用主要PS/2输入端(Pri-PS/2 Port)传递至PS/2控制器150，而PS/2控制器150利用IRQ1通知南桥芯片126，而南桥芯片126即可得知该数据由键盘所产生。当鼠标产生一个动作时，键盘的数据利用辅助PS/2输入端(Aux-PS/2 Port)传递至PS/2控制器150，而PS/2控制器150利用IRQ2通知南桥芯片126，而南桥芯片126即可得知该数据由鼠标所产生。

基本上，PS/2装置产生1字节数据的速度大约需要2ms。再者，由于现有LPC Bus的速度为33MHz，因此LPC Bus的频宽尚可平顺地传递PS/2装置产生的数据量。然而精简指令集(Advanced RISC Machine，简称ARM)架构或者其它中央处理器架构的计算机系统中并没有LPC Bus，因此，PS/2控制器就需要利用其它总线，以更有效率地来传递PS2装置产生的数据。

【发明内容】

本发明提出一种控制器。此控制器包括：一第一输入端，连接至一第一装置。一第一缓冲单元，连接至该第一输入端，以接收该第一装置产生的一第一字节。一定时器，连接至该第一输入端，当该第一缓冲单元收到该第一字节时，该定时器启动一设定时间开始计时，若该设定时间内第一缓冲单元收到一第二字节，则重新启动该设定时间；若该设定时间内第一缓冲单元没收到该第二字节，则送出一超时信号。以及一封包处理电路，根据该超时信号，将该第一缓冲单元中的所述字节组合成一第一封包，并产生一中断要求信。

本发明更提出一种控制器的控制方法，包括下列步骤：当一第一缓冲单元接收到一第一字节时，启动一设定时间开始计时；于该设定时间内，判断该第一缓冲单元是否收到一第二字节；以及若该第一缓冲单元收到该第二字节，重新启动该设定时间并开始计时；若该设定时间内第一缓冲单元没收到该第二字节，将该第一缓冲器中所有数据组合成为一封包，并发出一中断要求信号至该控制电路。

为了对本发明的上述及其它方面有更佳的了解，下文特举较佳实施例，并配合所附图式，作详细说明如下：