[发明专利]一种异步寄存器复位值可控电路及异步寄存器的复位值可控操作方法

权利要求书

1.一种异步寄存器复位值可控电路，其特征在于：该电路包括用于异步置位的第一寄存器A_1、用于异步复位的第二寄存器A_2以及用于结果选择的组合电路MUX；系统时钟信号clk分别接所述第一寄存器的时钟端、第二寄存器的时钟端；数据信号data分别接所述第一寄存器的数据端D_1、第二寄存器的数据端D_2；系统复位信号rest分别连所述第一寄存器的异步复位端CLR，以及所述第二寄存器的异步置位端SET；所述第一寄存器的输出端Q_1与所述第二寄存器的输出端Q_2分别与所述组合电路的输入端I_1、输入端I_2相连；选择信号ctrl接所述组合电路的选择端SL。

2.如权利要求1所述异步寄存器复位值可控电路，其特征在于：所述第一寄存器包括数据端D_1、异步复位端CLR以及时钟端，一个输出端Q_1；其中数据端D_1为寄存器的数据输入端，在时钟clk的边沿，输出端Q_1等于输入数据data；异步复位端CLR为寄存器的复位端，在复位信号rest为1时，输出端Q_1等于0；第一寄存器的时序为，rest等于1时，第一寄存器的输出端Q_1等于0；在rest等于0时，时钟clk的边沿时，data等于1，Q_1等于1。

3.如权利要求1所述异步寄存器复位值可控电路，其特征在于：所述第二寄存器包括三个输入端D_2、SET以及时钟端，一个输出端Q_2；其中D_2为寄存器的数据输入端，在时钟clk的边沿，输出端Q_2等于输入数据data；SET为寄存器的置位端，在复位信号rest为1时，输出端Q_2等于1；第二寄存器的时序为，rest等于1时，第二寄存器的输出端Q_2等于1；在rest等于0时，时钟clk的边沿时，data等于1，第二寄存器的输出端Q_2等于1。

4.如权利要求1所述异步寄存器复位值可控电路，其特征在于：所述组合电路包括输入端I_1，输入端I_2以及选择端SL，一个输出端Q；其中I_1连接第一寄存器的输出端Q_1，I_2连接第二寄存器的输出端Q_2；SL为选择端，接选择信号ctrl，ctrl为0时，输出端Q等于输入端I_1，ctrl为1时，输出端Q等于输入端I_2；组合电路的时序为，ctrl等于0，输出端Q等于输入端I_1，ctrl等于1，输出端Q等于输入端I_2。

5.一种异步寄存器的复位值可控操作方法，其特征在于：在复位时，通过选择信号ctrl控制寄存器的输出，即选择信号ctrl等于0，则输出端Q等于0，如果选择信号等于1，则输出端Q等于1；而在复位结束后，第一寄存器和第二寄存器都将在时钟边沿时，将数据data锁存，此时输出端Q都为data值，实现异步寄存器的复位值可控操作。