[发明专利]一种数模复用IO管脚结构的设计方法

说明书

技术领域

本发明涉及微控制器通信领域，特别是涉及一种数模复用IO管脚结构的设计方法。

背景技术

为了降低产品的设计和制造成本，产品通用化变得愈来愈重要。在微控制器市场，供应商希望在最短时间内提供给不同客户不同的微控制器芯片，目前的解决办法是把所有基本的功能都实现在同一块芯片内，由客户自行选择到底开启哪些功能和关掉哪些功能。现今管脚复用技术在通用芯片产品领域内被广泛应用，客户可以通过软件把管脚配置成自己想要的功能。比如，一个管脚既可以作为GPIO(通用输入输出口)，也可以作为液晶显示器的驱动口，还可以作为ADC(模数转换)的信号输入端。管脚复用的技术大大减少了芯片管脚的数量，从而减少了芯片面积，降低了产品的成本。

数模复用IO(输入输出)管脚的设计一般有两种方式：

一、设计者从无到有自行设计，这种做法可以降低芯片面积，且灵活性高，但设计周期非常长，需要多人参与，对于那些需要快速抢占产品市场的人来说很难接受。

二、直接使用由代工厂免费提供的通用数字和模拟IO单元，通常代工厂提供的IO管脚库要么是纯数字的，要么是纯模拟的。如果需要代工厂提供满足客户产品要求的数模复用IO管脚单元的话，就要额外支出一笔不菲的定制费用。

如图I所示，为了节省开支，降低成本，把数字IO信号接在数字IO模块上，把模拟IO信号接在模拟IO模块上，最后在封装的时候，把两个模块直接芯片绑定在一个针脚上，从而实现数模复用的目的，但这样的结果会使芯片面积大大增加，尤其是对那些多数模复用IO管脚的通用芯片产品来说，产品的成本无法降低。

发明内容

本发明要解决的技术问题是提供一种数模复用IO管脚结构的设计法，能够缩短设计周期短，降低产品成本，提高产品的市场竞争力。

为解决上述技术问题，本发明的设计方法，包括如下步骤：

(1)在通用数字IO管脚单元库中选择出符合产品要求的数字IO管脚单元，该数字IO管脚单元具有静电释放保护电路；

(2)在芯片前端设计中，把模拟IO信号线连接到该数字IO管脚单元的芯片绑定连接口，根据模拟信号的用途设计模拟IO管脚的静电释放二级保护电路；

(3)将芯片级整合网表进行综合，产生门级网表，由自动布局布线工具完成布局布线工作，将布局布线结果导入版图设计工具；

(4)根据芯片绑定类型，对连接到通用数字IO管脚单元的模拟IO信号线布线；

(5)对管脚结构进行设计规则检查和版图设计原理图一致性检查。

在步骤(2)中，当模拟信号作输入信号，模拟IO管脚的静电释放二级保护电路设计在通用数字IO管脚和晶体管的栅极之间。

在步骤(2)中，当模拟信号作输出信号，模拟IO管脚的静电释放二级保护电路设计在通用数字IO管脚和晶体管的漏极之间。

本发明的数模复用IO管脚结构设计方法能够缩短设计周期短，降低产品成本，提高产品的市场竞争力。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1是一种传统的数模复用IO管脚的示意图。

图2是本发明的基本流程图。

图3是通用数字IO管脚单元示意图。

图4是本发明的芯片前端设计中数模复用IO管脚的连线示意图。

图5是本发明第一实施例(WB型芯片绑定管脚)连线版图。

图6是本发明第一实施例模拟IO管脚的静电释放二级保护电路示意图。

图7是本发明第二实施例(CUP型芯片绑定管脚)连线版图。

图8是本发明第二实施例模拟IO管脚的静电释放二级保护电路示意图。

具体实施方式

如图3所示，通用数字IO管脚单元的一端是与芯片绑定区域相连接的通孔，另一端是接内部数字电路模块IO信号。该数字IO管脚单元具有两路静电释放保护电路，一路在输入输出信号与电源之间，另外一路在输入输出信号与接地之间。

如图4所示，在芯片前端设计时，把模拟IO信号线直接接到数字IO管脚单元的芯片绑定区域和该管脚单元的集合处(金属层通孔)。模拟IO信号共用了通用数字IO管脚单元的静电释放一级保护电路。通用数字IO管脚单元的静电释放二级保护电路已存在于通用数字IO管脚单元中(厂商制作)。只需设计模拟IO信号的静电放电二级保护电路。