[发明专利]铜大马士革工艺金属-绝缘层-金属电容制造工艺及结构

说明书

技术领域

    本发明涉及一种铜大马士革工艺及结构，尤其涉及铜大马士革工艺金属-绝缘层-金属电容制造工艺及结构。

背景技术

随着半导体器件特征尺寸的减小，半导体后段铜制程取代铝制程成为主流工艺。在混合信号和射频电路中，开发能够完全兼容CMOS逻辑电路及电感的铜大马士革工艺的（Metal-Insulator-Metal，简称MIM）电容结构及制造流程成为必要。这不仅改善了工艺的复杂性；而且使用低电阻铜作为电极板可改善MIM电容性能。

专利US6329234，铜工艺兼容CMOS金属-绝缘层-金属电容器的结构及工艺流程，其所采用的技术方案是在双大马士革结构中制作单层大马士革MIM电容。

专利US6670237，铜工艺兼容CMOS金属-绝缘层-金属电容器的结构及工艺流程，其所采用的技术方案是在单大马士革通孔结构中制作单层大马士革MIM电容。

而且随着半导体尺寸的减小，必须减小MIM电容面积。这就要求必须增加电容密度。

本发明提出的双层MIM电容结构及铜大马士革制造工艺，能够完全兼容CMOS逻辑电路及电感的铜大马士革工艺，并增大MIM电容密度。

发明内容

本发明公开了一种铜大马士革工艺金属-绝缘层-金属电容制造工艺，其中，使双层金属-绝缘层-金属电容结构及其铜大马士革制造工艺，能够完全兼容CMOS逻辑电路及电感，并增大金属-绝缘层-金属电容的电容密度，其工艺方法包括如下步骤：

采用大马士革工艺，在一基体介电层上刻蚀形成第一电极沟槽和基体互连线沟槽，在所述第一电极沟槽和所述基体互连线沟槽中形成第一电极和基体互连线；

依次淀积第一介电阻挡层和第一介电层形成通孔介电层；刻蚀所述通孔介电层至所述第一电极，形成第二电极沟槽，其中所述第二电极沟槽与所述第一电极之间形成有错位区域；

再依次淀积第一金属阻挡层、第一绝缘层；通过单大马士革工艺光刻和刻蚀制作通孔，使所述通孔穿过位于所述基体互连线上方的所述第一绝缘层、第一金属阻挡层及通孔介电层至所述基体互连线；之后，依次淀积第二金属阻挡层和铜籽晶层，并电镀填充金属铜充满第二电极沟槽和通孔后，化学机械研磨进行平坦化处理以去除多余金属，形成第二电极和通孔；

之后依次淀积第二介电阻挡层和第二介电层形成沟槽介电层；刻蚀所述沟槽介电层至所述第二电极，形成第三电极沟槽，且所述第三电极沟槽位于所述第一电极和所述第二电极交叠部分的正上方；

再依次淀积第三金属阻挡层和第二绝缘层；通过单大马士革工艺光刻和刻蚀制作连接第二电极互连线沟槽和连接通孔互连线沟槽，使所述连接第二电极互连线沟槽穿过所述第二绝缘层、第三金属阻挡层及沟槽介电层，连接所述第二电极；使所述连接通孔互连线沟槽穿过所述第二绝缘层、第三金属阻挡层以及所述沟槽介电层，连接所述通孔；

之后依次淀积第四金属阻挡层和铜籽晶层，电镀填充金属铜充满第三电极沟槽、连接第二电极互连线沟槽及连接通孔互连线沟槽；化学机械研磨进行平坦化处理，去除多余金属，形成第三电极、连接第二电极互连线及连接通孔互连线。

上述的铜大马士革工艺金属-绝缘层-金属电容制造工艺，其中，在所述第一电极沟槽和所述基体互连线沟槽中，依次淀积基体金属阻挡层和铜籽晶层，所述基体金属阻挡层覆盖所述第一电极沟槽的底部和侧壁、所述基体互连线沟槽的底部和侧壁及剩余的基体介电层，填充金属铜使之充满第一电极沟槽和基体互连线沟槽，之后进行平坦化处理以去除多余金属，形成第一电极和基体互连线。

上述的铜大马士革工艺金属-绝缘层-金属电容制造工艺，其中，所述基体介电层、所述第一介电层和所述第二介电层的材质采用二氧化硅、碳氢氧化硅或掺杂氟的硅玻璃中任意一种。

上述的铜大马士革工艺金属-绝缘层-金属电容制造工艺，其中，所述基体金属阻挡层、所述第一金属阻挡层、所述第二金属阻挡层、所述第三金属阻挡层和所述第四金属阻挡层采用的材质为氮化钽、钽、氮化钛、钛中的任意一种或多种。

上述的铜大马士革工艺金属-绝缘层-金属电容制造工艺，其中，所述淀积铜籽晶层均采用物理气相淀积工艺，填充金属铜均采用电化学镀铜工艺进行填充。

上述的铜大马士革工艺金属-绝缘层-金属电容制造工艺，其中，所述平坦化处理均采用化学机械研磨工艺进行平坦化处理。