[发明专利]金属互连结构及其形成方法

说明书

技术领域

本发明涉及半导体技术领域，特别涉及一种金属互连结构及其形成方法。

背景技术

随着半导体制造技术的飞速发展，半导体器件为了达到更快的运算速度、更大的资料存储量以及更多的功能，半导体芯片向更高集成度方向发展。而半导体芯片的集成度越高，半导体器件的特征尺寸(CD，Critical Dimension)越小。

随着特征尺寸CD的逐渐减小，RC延迟对器件运行速度的影响越来越明显，如何减小RC延迟是本领域技术人员研究的热点问题之一。而解决RC延迟的方法之一就是减小金属导线之间的寄生电容。

现有技术中，发展了多种减小寄生电容的方法，例如，在金属导线之间填充多孔低K介质材料等。但是多孔材料易碎，采用多孔低K介质材料的半导体器件的可靠性较差。现有技术中还发展了一种在金属导线之间形成空气间隙，以减小介电常数，进而减小寄生电容的方法。例如采用自组织的有机薄膜(polymer)形成空气间隙等，但是所述方法与现有的半导体制程兼容性较差、制造过程较为复杂。

另一方面，随着半导体工艺进入铜制程，尽管铜比其他金属材料(例如铝等)具有更高的导电性能，但是随着集成电路布线宽度的不断减小，更高的布线密度将使得金属互连结构中的电迁移(EM)问题日益突出，同时，现有铜金属互连层与介质帽盖层之间的附着力也很差。针对上述问题，现有技术中提出了一种钴钨磷(CoWP)材料来替代现有的介质帽盖层，但是由于金属互连结构中的介质层通常使用低K介质材料，这样往往会出现电压击穿(VBD)和与时间相关的介质击穿(TDDB)现象。

在专利公告号为CN1618601A的中国专利中公开了一种电镀CoWP复合结构的铜阻挡层，但是该技术方案仍没有解决上述问题。

发明内容

本发明实施例解决的问题是提供一种金属互连结构及其形成方法，其工艺简单，且可以减小金属互连结构中寄生电容及改善半导体器件的VBD和TDDB特性。

为解决上述问题，本发明实施例提供一种金属互连结构的形成方法，包括如下步骤：提供半导体衬底，在半导体衬底上形成介质层；在所述介质层内形成分立的金属互连层，所述金属互连层表面与所述介质层表面齐平；在所述金属互连层上形成金属帽盖层；在所述介质层和金属帽盖层上形成分子筛；透过所述分子筛向所述介质层通入反应气体，去除部分介质层，在至少一对相邻的金属互连层之间形成空气间隔。

可选地，所述介质层包括第一介质层、位于所述第一介质层上的第二介质层，去除部分介质层为去除部分所述第二介质层或去除全部所述第二介质层。

可选地，在所述金属互连层上形成金属帽盖层的步骤包括：清洗所述金属互连层表面的残留颗粒；在所述金属互连层上形成金属籽晶层；在所述金属籽晶层上形成金属帽盖层。

可选地，所述金属籽晶层的材料是钯，形成所述金属籽晶层的方法是物理气相沉积。

可选地，所述金属帽盖层的材料是钴钨磷，形成所述金属帽盖层的方法是无电镀沉积。

可选地，所述分子筛中具有规则排列的微孔，所述微孔的尺寸在1.5nm-10nm范围内。

可选地，所述分子筛为结晶态的硅酸盐或硅铝酸盐。

可选地，透过所述分子筛向所述介质层通入的反应气体是氧气或者二氧化碳。

可选地，所述介质层的材料为含碳、氮、氢中的一种或多种的介质材料。

可选地，所述金属互连层的材料是铜。

可选地，在透过所述分子筛向所述介质层通入反应气体，去除部分介质层，在至少一对相邻的金属互连层之间形成空气间隔之后，还包括步骤：在所述分子筛上形成层间介质层。

本发明实施例还提供一种金属互连结构，包括半导体衬底；位于半导体衬底上的介质层；部分位于所述介质层内的分立的金属互连层，至少一对相邻的金属互连层之间具有空气间隔；位于所述金属互连层上的金属帽盖层；位于所述金属帽盖层上的分子筛。

可选地，所述介质层包括第一介质层、位于所述第一介质层上的第二介质层。

可选的，所述金属帽盖层的材料是钴钨磷，形成所述金属帽盖层的方法是无电镀沉积。

可选地，所述分子筛为结晶态的硅酸盐或硅铝酸盐。

可选地，所述第二介质层的材料为含碳、氮、氢中的一种或多种的介质材料。

可选地，所述金属互连层的材料是铜。

可选地，还包括：位于分子筛上的层间介质层。

与现有技术相比，本技术方案具有以下优点：