[发明专利]基于内部显示端口接口恢复像素时钟的方法和使用该方法的显示设备

说明书

技术领域

本申请涉及基于iDP(内部显示端口)接口来恢复像素时钟的方法和使用该方法的显示设备。 

背景技术

液晶显示器由于其诸如重量轻、外形薄和低功耗驱动之类的特性而应用范围日益扩展。液晶显示器用作诸如笔记本PC的便携式计算机、办公自动化设备、音频/视频设备、室内及室外广告显示设备等。液晶显示器控制向液晶单元施加的电场以调整从背光单元提供的光，由此显示图像。 

为了满足用户对高分辨率显示性能的需要，液晶显示器不断地以高信道传输带宽和高视频数据帧刷新率实现具有高图像质量的图像。目前，在电视机系统中，在生成要显示于液晶显示面板上的视频数据的片上系统(“SOC”)与对液晶显示面板的驱动电路的工作定时进行控制的定时控制器之间的视频数据传输使用LVDS(低电压差分信令)接口。LVDS接口的优点是具有低功耗并且受到由于使用低电压摆动电平和差分信号对而导致的外部噪声的影响较小，但由于数据传输速率的限制而不适于传输高分辨率视频数据。 

图1是例示在现有技术中SoC板6与面板控制板4经由LVDS接口彼此连接的一个例子的图。 

参照图1，以120Hz的帧刷新率和1920×1800的FHD(全高清)分辨率来传输30bpp(每像素比特)视频数据的四端口LVDS接口经由两端口连接器和线缆8a以及与之不同的两端口连接器和线缆8b将SoC板6连接至面板控制板4。包括LVDS发送电路的SoC安装在SoC板6上，而包括LVDS接收电路的定时控制器2安装在面板控制板4上。定时控制器2经由迷你LVDS接口向源驱动IC(集成电路)发送视频数据。 

用于以120Hz的帧刷新率发送FHD 30bpp视频数据所需的像素时钟按LVDS规范以差分信号对的形式从SoC发送到定时控制器2。像素时钟PXLCLK的频率由式1给出。 

PXLCLK＝(HA+HB)×(VA+VB)×f   (1) 

这里，HA代表水平活动期时段(horizontal active period)，并表示要在显示面板的一个水平线上显示的像素数据的数量。HB代表水平空白期间隔(horizontal blank interval)，并表示通过将相邻HA之间没有像素数据的时段转换为像素数量而得到的值。VA代表垂直活动时段(vertical active period)，并表示要在显示面板的一个垂直线上显示的像素数据的数量。VB代表垂直空白间隔(vertical blank interval)，并表示通过将相邻VA之间没有像素数据的时段转换为像素数量而得到的值。此外，f表示帧刷新率。 

当像素时钟的频率为297MHz时，在FHD 120Hz的情况下HB和VB分别为280和45。如果使用式1计算像素时钟PXLCLK的频率，则用于发送FHD分辨率的视频数据所需的像素时钟PXLCLK的频率为297MHz。LVDS接口具有低传输速率，因此在74.25MHz速率的情况下使用四个端口并行地传输视频数据。单个LVDS端口包括30bpp的六个差分信号对，其中的五对用于发送视频数据，而余下的一对用于传输像素时钟PXLCLK。以120Hz的帧刷新率发送30bpp视频数据所需的最少数量的对是24个，并且线的数量是48(最少数量的对的两倍)。由于存在专用于像素时钟的线，因此还需要四对时钟传输线。因此，考虑到LVDS的低传输速率，用于发送视频数据和像素时钟所需的线的数量随着显示面板的分辨率变高而呈几何级数增长。 

为LVDS接口提供的大量传输线对显示设备的制造成本有直接影响，减少了设计PCB(印刷电路板)版图的自由度，并增大了EMI(电磁干扰)。此外，由于高频时钟信号被直接提供给PCB，因此PCB上的EMI增大。与之形成对比，LVDS接口的优点是，由于像素时钟PXLCLK从发送电路Tx直接发送到接收电路Rx，因此接收电路Rx不需要恢复时钟信号PXLCLK。因此，如果以式2和图2中所示的期望像素时钟PXLCLK的频率从发送电路Tx发送视频数据且接收电路Rx被设计成允许该频率，则LVDS接口能够通过应用定义好的HB值和定义好的VB值而不使用数据速率调节(data rate throttleing：“DRT”)功能，来根据所有的分辨率发送连续像素时 钟。 

BW＝PXLCLK×CD  (2) 

这里，BW表示数据的信道传输带宽，CD表示颜色深度(color depth)。