[发明专利]利用电流镜的电源钳位ESD保护电路

说明书

技术领域

本发明涉及集成电路芯片静电放电(Electronic Static Discharge，ESD)保护技术领域，特别涉及一种利用电流镜的电源钳位ESD保护电路。

背景技术

随着集成电路工艺特征尺寸的不断缩小，芯片的防静电泄放能力已经成为保证内部电路可靠工作的关键因素。静电泄放现象是指：当两个带有不等电势的物体靠近或者接触时，二者之间发生静电电荷转移的瞬态过程。在先进的集成电路工艺水平下，器件的栅氧化层很薄，其等效的栅氧化层电容很小，当静电电荷积累在栅氧化层上时，会形成很大的等效栅压，导致器件或者电路的失效。对于集成电路芯片来说，静电冲击有不同的模式，对应也有不同的保护电路。在电源管脚对接地管脚或者输入/输出管脚对输入/输出管脚的冲击模式下，静电电荷会流经内部功能电路模块，造成内部电路的损伤。电源钳位ESD保护电路主要是针对上述两种冲击模式，在冲击来临时，给芯片提供一个有效的静电电荷泄放通路，保证芯片内部功能电路不受冲击的损伤。

已有的电源钳位ESD保护电路的设计需要满足如下的条件：在ESD冲击来临时，由保护电路的电容-电阻或者电阻-电容模块给出一个有效信号，打开钳位晶体管以泄放静电电荷。在正常充电电压来临时，钳位晶体管要求不被打开。特征尺寸的缩小使电源钳位ESD保护电路面临挑战：首先，电容-电阻或者电阻-电容时间常数有做小的要求，但是电容-电阻或者电阻-电容时间常数做小之后需要保证钳位晶体管在ESD冲击之下足够的开启时间。其次，正常充电电压有上升时间很短的情况，电源钳位ESD保护电路要能有效的防止被快速上升的正常充电电压误触发。再次，即使保护电路被误触发，需要设计一个脱离误触发的机制，使得电路免受闩锁问题的影响。

图1所示为一种现有技术的电源钳位ESD保护电路，其中Mbig为钳位晶体管。其工作原理如下：当一个ESD脉冲作用到VDD管脚时，R1-C11交点(即R1和C11的连接点)的电压不能立即上拉，在冲击的开始阶段保持为低电平，这个低电平经过由Mp11、Mn11和Mp12、Mn12组成的两级反相器传导到Mp13的栅极，Mp13由此导通，并把Mbig1的栅极电压拉至VDD管脚的电压水平，然后Mbig1启动，开始泄放ESD冲击积累的静电电荷。等到R1和C11的时间常数过去之后，R1-C11交点的电压跟上了VDD管脚的电压变化成为逻辑高电平，这个高电平经两级反相器到达Mp13的栅极，并将其关断。同时，R1-C11交点的高电平经一级反相器到达Mp14的栅极，把Mp14打开。Mp14开启之后，电容C12开始充电，Mp14可以等效为一个电阻，则经过Mp14和C12的等效时间常数之后，C12的上极板电压被拉高，这个高电平经由Mp15和Mn15组成的反相器反相传导到Mp16的栅极。Mp16由此开启，同Mp14和C12部分的分析一样，经由Mp16和C13的等效时间常数之后，C13的上极板电压被拉高，然后Mn13开启，把钳位晶体管Mbig1的栅压拉低，结束ESD保护过程。

正常上电的充电电压作用到VDD管脚时，R1-C11交点的电压会跟随VDD管脚的电压一起变化。当R1-C11交点和VDD都为低电平时，反相器无法正常工作，Mbig1栅压处于低电平状态。当R1-C11结构的交点和VDD管脚的电压同时被拉高时，Mp13关断、Mn13开启，确保了Mbig1处于关断的状态，即保证了Mbig1在正常上电时不被触发。

图1所示电路的优点在于：把控制钳位晶体管开启和关断的电路分开了，这样可以人为地相对R1和C11的时间常数做大Mp14和C12的等效时间常数和Mp16和C13的等效时间常数之和，从而近似忽略R1和C11的时间常数对于钳位晶体管开启状态的影响，给R1和C11的时间常数做小的裕度。其次，即使图1所示电路被误触发，Mbig1也会在经过关断电路部分特定的时间常数之后被关断，不会进入闩锁状态，但其无法在集成电路需要泄放较多静电电荷时，保证钳位晶体管足够长的开启时间，即图1所示电路保护性能可靠性存在提升的空间。

发明内容

(一)要解决的技术问题

本发明要解决的技术问题是：如何进一步延长钳位晶体管的开启时间，提高ESD保护的可靠性。

(二)技术方案

为解决上述技术问题，本发明提供了一种利用电流镜的电源钳位ESD保护电路，所述电源钳位ESD保护电路包括：依次连接的电容-电阻模块、钳位晶体管开启模块和钳位晶体管，还包括：钳位晶体管关断模块，分别与所述电容-电阻模块和钳位晶体管连接，