[发明专利]一种逻辑存储单元自动验证的方法及装置

说明书

技术领域

本发明涉及集成电路设计中逻辑验证技术领域，尤其涉及一种逻辑存储单元自动验证的方法及装置。

背景技术

逻辑存储单元(寄存器/存储器)在ASIC(Application Specific Integrated Circuits，专用集成电路)/FPGA(Field-Programmable Gate Array，现场可编程门阵列)设计中是不可或缺的，逻辑存储单元具有数量大和不断变化的特点，在设计和验证过程中给开发和验证工作带来困难。以寄存器为例，一般来说，芯片中的寄存器数目往往达到成百上千个；并且，这些寄存器的设计规范经常需要修改，甚至在验证过程中，寄存器的设计规范仍在变化。

逻辑存储单元的这两个特点使得其维护及验证工作十分困难。一方面在编码阶段，大量的逻辑存储单元的RTL(Register Transfer Level，寄存器传输级)代码的编写较为耗时，验证工程师也需要编写大量的验证代码对它进行功能验证；更重要的是，一旦在设计中增加或减少了逻辑存储单元，或者修改了逻辑存储单元的字段长度、位置、读写性质初始值等属性，开发工程师必须修改逻辑存储单元的设计规范及代码，验证工程师必须在整个验证环境和所有测试文件中，对发生变化的逻辑存储单元的测试激励进行相应修改，这种维护工作是非常繁琐、耗时和容易出错的，同时这类对逻辑存储单元的修改操作，在验证过程中将始终存在并且频繁出现的。

在现有技术中，Synopsys和Cadence公司公开了一种寄存器/存储器自动验证的解决方案，但是这两家公司的方案都有局限性：一、它们都是基于验证方法学的，在不采用方法学的情况下，无法使用；二、它们采用自定义的文件格式来产生寄存器/存储器模型，工程师需要根据逻辑存储单元的设计规范去编写该寄存器/存储器模型文档，额外增加了工程师的工作量，也加大了出错的可能性。

发明内容

本发明要解决的技术问题是，提供一种逻辑存储单元自动验证的方法及装置，简化逻辑存储单元的验证流程，减少人为参与的工作量和出错几率。

本发明采用的技术方案是，所述逻辑存储单元自动验证的方法，包括：

将一个逻辑芯片中所有逻辑存储单元的相关信息填入通用格式的逻辑存储单元模型文档；

根据所述逻辑存储单元模型文档生成逻辑存储单元对应的RTL级代码；

基于所述逻辑存储单元模型文档验证逻辑存储单元对应的RTL级代码。

进一步的，对于逻辑芯片中的寄存器，所述逻辑存储单元相关信息包括：寄存器的属性；

对于逻辑芯片中的存储器，所述逻辑存储单元相关信息包括：存储器的属性；

所述通用格式的模型文档为通用表格文件或者通用文本文件。

进一步的，所述根据所述逻辑存储单元模型文档生成逻辑存储单元对应的RTL级代码，具体包括：

对于逻辑芯片中的寄存器，生成寄存器的RTL级代码的过程如下：

将所述逻辑存储单元模型文档转换成逻辑仿真工具可识别的格式；

从转换后的模型文档中读取寄存器的属性，通过逻辑仿真工具生成寄存器的RTL级代码；

对于逻辑芯片中的存储器，生成存储器的RTL级代码的过程如下：

从所述逻辑存储单元模型文档中直接读取存储器的属性，输入到逻辑芯片自带的IP核(Intellectual Property core)生成工具中，生成存储器的RTL级代码。

进一步的，所述基于所述逻辑存储单元模型文档验证逻辑存储单元对应的RTL级代码，具体包括：

从所述逻辑存储单元模型文档中读取所有逻辑存储单元的相关信息，为每个逻辑存储单元建立参考模型；

通过将所述参考模型的预期结果与所述RTL级代码仿真的结果进行比较，对逻辑存储单元读写操作进行验证。

进一步的，对于逻辑芯片中的寄存器，所述基于所述逻辑存储单元模型文档验证逻辑存储单元对应的RTL级代码，还包括：

通过将所述逻辑存储单元模型文档中寄存器的属性与寄存器的RTL级代码仿真的结果进行比较，对寄存器的复位初值进行验证。

本发明还提供一种逻辑存储单元自动验证的装置，包括：

模型文档建立模块，用于将一个逻辑芯片中所有逻辑存储单元的相关信息填入通用格式的逻辑存储单元模型文档；

RTL代码生成模块，用于根据所述逻辑存储单元模型文档生成逻辑存储单元对应的RTL级代码；

逻辑存储单元验证模块，用于基于所述逻辑存储单元模型文档验证逻辑存储单元对应的RTL级代码。