[发明专利]带有衬底端裸露的器件端电极的半导体器件及其制备方法

说明书

技术领域

本发明主要涉及半导体器件结构领域。更确切地说，本发明是关于制备简化了晶圆后处理的功率半导体器件的器件结构和制备方法，例如功率金属-氧化物-半导体场效应管(MOSFET)以及绝缘栅双极晶体管(IGBT)。

背景技术

对于功率MOSFET器件的系统级封装而言，有时需要底部源极功率MOSFET来优化芯片布局和/或降低与封装相关的寄生互联阻抗。美国申请11/830951就提出了一个这样的例子，其中提出了一种用于DC-DC增强转换器的多晶片半导体封装，具有一个带有接地的晶片垫的引线框；位于晶片垫上方的垂直底部源极N-通道MOSFET；以及一个阳极-衬底肖特基二极管，其阳极连接到垂直MOSFET的漏极上。肖特基二极管晶片以及垂直MOSFET晶片以堆栈的方式共同封装在单独的晶片垫上方，肖特基二极管晶片位于垂直MOSFET晶片上方，使垂直MOSFET的源极电感最小，并且便于散热。然而，由于源极和栅极通常形成在晶片上方，很难连接到栅极垫上，因此要简单地倒装MOSFET晶片十分困难。

由于体型器件(Bulk Device)电阻低带来许多好处，因此半导体工业中十分需要体型器件，在热阻低的同时还能保持小体积，以及用功率半导体器件很小的衬底厚度制备薄芯片的能力等。

图1A表示于2009年6月30日授权的Hebert等人发明的题为《底部源极LDMOSFET结构及其方法》的美国专利7554154中所述的底部-源极横向扩散MOS(BS-LDMOS)器件的剖面图。通过植入很深的沉降区115，来制备底部-源极器件结构。BSLDMOS器件位于P+衬底105上，P+衬底105作为底部源极电极。P-外延层110位于衬底105上方。在器件的有源单元区下方，用P+掺杂离子掺杂很深的沉降区115，形成在外延层的深处，并且横向延伸至漏极漂移区125的底部，以补偿某些积蓄在晶体管中的N-掺杂物，从而调整N-漂移区125的掺杂水平，使栅极-漏极电容最小化的同时，维持很低的漏源电阻R.sub.dson。深沉降区115还向下垂直延伸到底部P+衬底105，向上垂直延伸到本体区150，在栅极氧化物135下方的顶面上构成一个通道。沉降区115既作为一个组合通道，也作为一个埋入的源极本体接头，用于连接到形成在顶面附近的P+本体接触区155，作为一个顶部沟槽，被源极金属170-S覆盖，N+掺杂源极区160包围着源极金属170-S。被栅极隔片165包围着的平台形状的栅极140，被栅极屏蔽材料170-G覆盖，沉积在栅极氧化层135上方，栅极氧化层135形成在源极区160和漏极漂移区125之间的顶面上。因此，通过栅极140下方的本体区150形成的通道，栅极140控制源极区160和漏极漂移区125之间的电流，起一个横向MOS器件的作用。漏极区125沉积在场氧化物130下方，被BPSG层180覆盖，也可选用钝化层185覆盖。穿过钝化层185和BPSG层180，刻蚀漏极接头开口，使顶部漏极金属199通过接头N+掺杂区190接触漏极区125，降低接触电阻。如图所示，在平台栅极140下方的平台形状的氧化物130和135可以通过不同的方法形成。这些方法包括生长或沉积氧化物，从通道区或利用氧化物沉积工艺的LOCOS类型刻蚀。平台形状的栅极140具有一个较长的栅极长度，而且不增加晶胞间距在漏极延伸物上方进行场电镀。平台栅极140为电流在通道和栅极氧化物135和场氧化物130下方的漏极之间的流动，提供必要的连接，降低栅漏电容。然而，相应的单元间距与这种结构和方法密切相关。也就是说，由于沉降区115占据了太多的空间，因此所获得的单元间距可以相当的大。

随着原有技术(例如图1B所示)的直通衬底通孔(TSV)技术的出现，如今底部源极功率MOSFET器件也可以提供倒装晶片法制备，使它的器件端向下，通过一个独立的导电通孔，将其器件端栅极金属(底部)，重新定向到其衬底端栅极金属(顶部)。否则，基本上就没有电荷流至器件结构的其他部分，及其前端制备过程。作为示例，独立的导电通孔的结构可以是布满氧化物的金属填充物。尽管具有上述优点，但是TSV的独立性，以及在减薄晶圆的背面上相关的制备步骤，都仍然会带来不必要的工艺上的繁琐与花费。因此，仍然需要进一步简化器件结构和制备工艺。

本申请涉及以下专利申请：

美国专利申请号为11/830951，由Francois Hebert等人于2007年7月31日提交的题为《带有高效封装的多晶片DC-DC增强功率转换器》的专利，在下文中称为美国申请11/830951。