[发明专利]自适应存储器频率调节

说明书

技术领域

本发明的实施例涉及存储器设备。更具体地，本发明的实施例涉及用于适应性地对存储器设备的工作频率进行调节的技术。

背景技术

最近几年，企业服务器系统和其它电子系统对能量效率和能量比例计算的关注日益增加。对存储器功率进行管理对于给定了服务器处理器和工作负荷的容量和带宽要求的这些平台中的总体效率而言是至关重要的。

随着处理核心数量持续增加以及吞吐量计算和输入/输出(I/O)能力的集成加速，预期该趋势会使存储器功率管理越来越成为平台能量效率的一个关键要素。一种方法是关注于通过积极支持断电和自刷新状态来减少空闲存储器功率，从而实现存储器功率效率的显著改善。

附图说明

在附图中，通过示例而非限制的方式示出了本发明的实施例，附图中相似的参考标号表示相似的元件。

图1是提供自适应存储器频率调节机制的系统的一个实施例的方框图。

图2是电子系统的一个实施例的方框图。

图3是用于提供自适应存储器频率调节的技术的一个实施例的流程图。

图4是用于提供自适应存储器频率调节的技术的一个实施例的状态图。

具体实施方式

在下面的说明中，阐述了许多具体细节。然而，可以在没有这些具体细节的情况下实现本发明的实施例。在其它情况中，没有详细示出公知的电路、结构和技术，以免模糊对本描述的理解。

存储器功率已经成为计算机系统设计的第一级的考虑因素。然而，没有全局信息的存储器功率管理可能不足以针对运行时应用来优化功耗。可以通过运用将存储器功率管理与处理核心和/或平台信息进行协调来提供改善的功率使用率。本文描述的是自适应存储器频率调节机制(AMFSM)，该机制可以使用处理核心可得的存储器性能指示来在运行时优化存储器子系统功率。

自适应存储器频率调节机制可以提供至少两个优点。对于吞吐量敏感的工作负荷，自适应存储器频率调节机制可以实现高效率。对于等待时间不敏感的应用程序，自适应存储器频率调节机制可以针对处理核心密集型工作负荷来放慢存储器频率，以节省功率同时仅损失相对较小的性能，以及针对存储器密集型工作负荷来保持存储器频率，以维持性能。

在一个实施例中，当应用了100％使用率(性能是最高优先级)时，自适应存储器频率调节机制可以使存储器以最大频率操作，从而实现最佳的性能。当使用率小于100％时，自适应存储器频率调节机制可以使存储器工作频率减慢，以针对给定的功率预算带来性能增益，这是由于存储器一侧上节省的功率转移到了处理核心。替代地，当使用率低于100％时，自适应存储器频率调节机制可以降低存储器工作频率，以针对给定的性能目标实现整体系统功率节省。

在一个实施例中，自适应存储器频率调节机制可以由四个组件构成：存储器性能因子(MPF)、动态存储器频率调节控制器(DMFSC)、存储器性能因子计数器(MPFC)和存储器频率调节引擎(MFSE)。图1是提供了自适应存储器频率调节机制的系统的一个实施例的方框图。

图1的示例性实施例示出了处理核心100和存储器控制器150，该处理核心100和存储器控制器150提供了自适应存储器频率调节机制的组件。在替代实施例中，这些组件可以由其它系统实体提供和/或可以以不同的方式分布。

在一个实施例中，存储器性能因子(MPF)120是处理核心100一侧上的应用程序的存储器性能的硬件指示，其包括信息，所述信息包括例如存储器带宽使用率、存储器访问重叠的程度和推测性存储器访问的程度。动态存储器频率调节控制器(DMFSC)160是策略引擎，该策略引擎根据存储器性能因子(MPF)来确定存储器运行频率，并且触发存储器频率调节引擎(MFSE)180来应用该决定。

在一个实施例中，存储器性能因子计数器(MPFC)170是针对存储器性能因子的历史信息的硬件饱和计数器。存储器频率调节引擎(MFSE)180是被动动作组件。在从DMFSC 160接收到触发信号之后，MFSE 180可以冻结系统并且对存储器接口重新编程，以改变存储器频率并且重新锁定锁相环(PLL)。

在一个实施例中，使用硬件计数器来监视存储器性能因子。在一个实施例中，每指令周期数(CPI)是MPF计算的一个部分，并且被如下确定：

CPI＝CPI_core+MPI*BF*LAT                             等式(1)

CPI_core：没有存储器等待时间的CPI

LAT：存储器访问等待时间