[发明专利]包络检测器与相关方法

说明书

技术领域

本发明是有关于一种包络检测器与相关方法，且特别是有关于一种低成本、电路架构简单、低功耗、小面积且适用于高频宽差动信号静噪检测的包络检测器与相关方法。

背景技术

在现代通信系统中，普遍具有一分辨输入信号为一携载有效数据的应处理信号或噪声的机制。一般来说，一通信系统芯片的输出入介面会经由缆线及/或电路板上的走线耦接芯片外的其他电子装置/电路/芯片，以接收其他电子装置/电路/芯片传来的数据/讯息。举例而言，通信系统芯片的输出入介面可以设有一输入端，例如一对差动输入接垫，以接收差动传输的数据(如信息及/或数位酬载)。

通信系统芯片针对输入端上的信号电位(如电压电位)进行静噪检测(squelchdetection)，以分辨输入端上的信号是否携载有效的数据。当远端电子装置/电路/芯片未传输数据，或者当远端电子装置已经和通信系统芯片的输入端中断缆线连接时，芯片输入端上的信号就只有噪声，而噪声不会携载任何有意义的数据。因此，通信系统芯片中会设置静噪检测器，耦接输入端，以对输入端进行静噪检测，分辨输入端上的信号是噪声或是真正的数据。静噪检测器会提供一静噪检测信号反应检测结果；若输入端上的信号携载有真正的数据，通信系统芯片中负责解读数据的数位数据电路就可依据静噪检测信号的指示开始解读(撷取)信号中的数据。

请参考图1与图2；图1示意的是一已知静噪检测器10，图2以图1中相关信号的波形时序来说明静噪检测器10的运作，各波形的横轴为时间，纵轴为信号电位大小。静噪检测器10设有一加总与减算(summing and subtraction)电路12、一参考电位产生器14、一混合器(mixer)16、一比较器18、一取样电路20与一支援电路22。支援电路22中包括时钟脉冲产生器24、偏压(bias)电路26与电压调节器(regulator)28等等。

已知静噪检测器10的运作可说明如下。加总与减算电路12接收输入端的信号Vin；举例而言，信号Vin中可以包括一对差动信号，在图2中分别以实线与虚线波形代表。参考电位产生器14产生多组量化参考电位，加总与减算电路12依据信号Vin的电位与量化参考电位产生差动的信号Vin1与Vin2。信号Vin1对应信号Vin，信号Vin2则为静噪比对的参考信号。混合器16对信号Vin1与Vin2进行混合(如乘算)等运作，进行强制信号放大以产生信号Vinc与参考电位Vref0。信号Vinc对应信号Vin的波形，参考电位Vref0则是一固定的包络比对基准。比较器18对信号Vinc与参考电位Vref0进行比较，以信号Vcp反应比较结果；举例而言，当信号Vinc高于参考电位Vref0时，信号Vcp为高电位，反之则为低电位。取样电路20则依据一取样时钟脉冲CKS对信号Vcp进行高速取样，以依据取样得出一连续静噪检测信号，用以判断信号Vin是否为携载有真正数据的应处理的信号；例如说，若取样连续为高电位且持续超过一定时间，则判断信号Vin中携载有数据。

在已知静噪检测器10中，加总与减算电路12为产生静噪比对的参考，需使用大量的电阻形成分压网路，此一设置不仅功耗高，也会占用大量的布局面积。为支援加总与减算电路12的运作，支援电路22中也必须设置电压调节器28与偏压电路26以产生固定电压的电位。同时，混合器16对信号进行乘算放大，也耗用大量的功率。

再者，比较器18也必须是一个高速的比较器。在现代的输出入介面技术中，为增加数据/讯息的传输速率，会以高频宽的信号携载高速的数据/讯息。由于比较器18需针对高频信号进行比对而送出高频的比较结果，故比较器18需以高速比较器实现；而高速比较器同样有功耗高、面积大的缺点。类似地，由于取样电路20要对比较器18的高速比较结果进行取样，以经由取样结果的累积判断静噪，故取样电路20需运作于更高速的取样时钟脉冲，因此消耗大量的功率。为了支援取样电路20的运作，支援电路22中还要设置时钟脉冲产生器24以产生高频的取样时钟脉冲CKS，进一步增加功率与面积的消耗。而且，依据取样来判断静噪也容易发生误判。