[发明专利]交织多址系统中的一种迭代定时同步电路及方法无效
申请号: | 201110175020.9 | 申请日: | 2011-06-27 |
公开(公告)号: | CN102201894A | 公开(公告)日: | 2011-09-28 |
发明(设计)人: | 熊兴中;胡剑浩;王钊 | 申请(专利权)人: | 电子科技大学 |
主分类号: | H04L1/00 | 分类号: | H04L1/00;H04L25/02;H04W56/00 |
代理公司: | 四川力久律师事务所 51221 | 代理人: | 林辉轮;王芸 |
地址: | 四川省成都市高*** | 国省代码: | 四川;51 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 交织 系统 中的 一种 定时 同步 电路 方法 | ||
1.一种交织多址系统中的一种迭代定时同步电路,其特征在于:译码器(1~K)将信号传输给时偏估计器,时偏估计器再将信号输入到时偏控制比特产生器,时偏控制比特产生器将信号通过下行链路传输。
2.根据权利要求1所述的交织多址系统中的一种迭代定时同步电路,其特征在于:所述时偏估计器由低通滤波器、波形存储器、最小值估计器单元构成,其中低通滤波器接收译码器的信号,低通滤波器将信号传输给波形存储器,波形存储器再将信号传输给最小值估计器。
3.一种交织多址系统中的一种迭代定时同步方法,其特征在于:方法步骤为:
步骤一、由IDMA系统的基站端利用其迭代检测过程中的信噪比-方差演进技术对不同用户的时偏进行估计;
步骤二、将各个用户的时偏信息反馈到相应用户的发送端;
步骤三、由用户端进行时偏补偿的迭代定时同步方法,实现IDMA系统的迭代定时同步功能。
4.根据权利要求3所述的交织多址系统中的一种迭代定时同步方法,其特征在于:所述时偏进行估计方法为:首先让接入用户K以固定步长Δt每帧向同一方向调整发射时间ΔτK,经过一定时间后,可以得到一个周期内的波形,经过低通滤波去除噪声;然后可以通过求最小值的方法,找到的波形中最小值点对应的发射时间;最后通过计算最小值点与当前点的时间差,得到时偏估计值ΔτK′。
5.根据权利要求3所述的交织多址系统中的一种迭代定时同步方法,其特征在于:所述迭代检测过程中的信噪比-方差演进技术为IDMA系统迭代检测过程中基本信号估计器(ESE)输出信号的信噪比和译码器(DEC)输出信号的方差之间的演进技术,交织多址系统中的一种迭代定时同步方法就是利用ESE输出信号的信噪比、DEC输出信号的方差和各个用户的时偏之间的关系进行时偏估计。
6.根据权利要求3所述的交织多址系统中的一种迭代定时同步方法,其特征在于:所述时偏进行估计是基于信噪比-方差演进技术的时偏估计。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于电子科技大学,未经电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201110175020.9/1.html,转载请声明来源钻瓜专利网。