[发明专利]一种寄存器版图构造方法及系统

说明书

技术领域

本发明属于电子自动化设计领域，尤其涉及一种寄存器版图构造方法及系统。

背景技术

目前，在集成电路版图(Layout)设计过程中，通过采用第三方提供的编译寄存器(Complier Memory)来加快芯片的开发速度，使得深亚微米工艺环境下，也能保证memory的性能，然而，现有第三方提供的Compiler Memory版图上电源环四边只用到一层金属层(metal)，在顶层(Top Level Cell View)也没有把电源环和数字引脚(digital Pin)提取出来，使得Memory无法得到有效的保护，容易受到周围模块噪声的影响，同时，也没有给Memory的供电情况预留足够的域度，不利于Memory的供电，导致后续集成电路的布局布线(Placement & Routine，P&R)工作过程复杂。

发明内容

本发明实施例的目的在于提供一种寄存器版图构造方法及系统，旨在解决由于现有Compiler Memory版图上电源环四边只用一层金属层，未将电源环和数字引脚(digital Pin)提取出来，导致后续集成电路的布局布线(Placement &Routine，P&R)工作过程复杂的问题。

本发明实施例是这样实现的，一种寄存器版图构造方法，所述方法包括下述步骤：

根据用户输入的寄存器工艺和基本版图信息，加载对应的寄存器版图；

自动识别所述寄存器版图的电源环所在层次以及电源环所在区域；

为电源环所在区域的接地端和电源端添加衬底接触和金属层，并采用N阱对电源环的电源端进行隔离，为电源环添加接触孔Contact和导通孔VIA；

在寄存器版图的顶层提取电源环和数字引脚，输出寄存器版图。

本发明实施例的另一目的在于提供一种寄存器版图构造系统，所述系统包括：

版图加载单元，用于根据用户输入的寄存器工艺和基本版图信息，加载对应的寄存器版图；

电源环位置识别单元，用于自动识别所述寄存器版图的电源环所在层次以及电源环所在区域；

电源环优化单元，用于为电源环所在区域的接地端和电源端添加衬底接触和金属层，并采用N阱对电源环的电源端进行隔离，为电源环添加接触孔Contact和导通孔VIA；以及

版图输出单元，用于在寄存器版图的顶层提取电源环和数字引脚，输出寄存器版图。

本发明实施例在自动识别出寄存器版图的电源环所在层次以及电源环所在区域后，为电源环所在区域的接地端和电源端添加衬底接触和金属层，并采用N阱对电源环的电源端进行隔离，为电源环添加接触孔Contact和导通孔VIA，最后在寄存器版图的顶层提取电源环和数字引脚，输出寄存器版图，实现了现有寄存器版图的自动优化，增强和优化了寄存器版图上的电源环，提高了寄存器版图的安全性、抗干扰能力和供电能力，简化了后续集成电路布局布线工作。

附图说明

图1是本发明实施例一提供的寄存器版图构造方法的实现流程图；

图2是本发明实施例二提供的寄存器版图构造方法的实现流程图；

图3是本发明实施例三提供的寄存器版图构造系统的结构图；

图4是本发明实施例四提供的寄存器版图构造系统的结构图；

图5是本发明实施例五提供的实施例三以及实施例四中电源环优化单元的结构图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

本发明实施例在自动识别出寄存器版图的电源环所在层次以及电源环所在区域后，为电源环所在区域的接地端和电源端添加衬底接触和金属层，并采用N阱对电源环的电源端进行隔离，为电源环添加接触孔Contact和导通孔VIA，最后在寄存器版图的顶层提取电源环和数字引脚，输出寄存器版图，实现了现有寄存器版图的自动优化，增强和优化了寄存器版图上的电源环，提高了寄存器版图的安全性、抗干扰能力和供电能力，简化了后续集成电路布局布线工作。

以下结合具体实施例对本发明的具体实现进行详细描述：

实施例一：

图1示出了本发明实施一例提供的寄存器版图构造方法的实现流程，详述如下：

在步骤S101中，根据用户输入的寄存器工艺和基本版图信息，加载对应的寄存器版图。