[发明专利]制造垂直PIN型二极管的方法及垂直PIN型二极管

说明书

技术领域

总的来说，本发明涉及包括本征(intrinsic)半导体材料的区域的二极管，所述本征半导体材料的区域略有掺杂或根本没有掺杂、包含在P型掺杂半导体材料的区域与N型掺杂半导体材料的区域之间，并且上述二极管通常被称作正本负二极管(Positive-Intrinsic-Negative diode)或简单地被称作PIN型二极管(PIN diode)。

特别地，本发明涉及一种制造垂直PIN型二极管的方法，本方法在单片微波集成电路(MMIC)的制造中找到了有利的但非唯一的应用。

背景技术

众所周知，基于PIN型二极管的单片微波集成电路(MMIC)广泛地用于制造换向器、衰减器、调频器、调相器、功率限幅器等。

通常，根据已知技术，从这样的硅(Si)或砷化镓(GaAs)或磷化铟(InP)的晶片开始制造垂直PIN型二极管，即，使用外延生长技术而在上述晶片上沉积N型掺杂半导体材料层、本征半导体材料I层以及P型掺杂半导体材料层，并且本征半导体材料I层介于N型掺杂半导体材料层与P型掺杂半导体材料层之间。

特别地，图1至图3示意性地示出了根据已知的制造工艺制造的垂直PIN型二极管的横截面。

详细地，在图1中，参考数字10从整体上表示垂直PIN型二极管，其包括依靠外延生长技术、通过在半导体材料的(例如，GaAs的)晶片上沉积一系列层而制得的外延晶片，这些层从底部到顶部包括：

●半绝缘衬底11；

●形成在半绝缘衬底11上的N⁺型层12；

●形成在N⁺型层12上的本征层I 13；以及

●形成在本征层I 13上的P⁺型层14。

此外，始终参考图1，为了形成垂直PIN型二极管10的阳极触点，在P⁺型层14的限定阳极区域14a的一部分上形成阳极敷金属(metallization)15。

在已制得阳极触点之后，在P⁺型层14中且在本征层I 13中形成第一沟槽，以暴露N⁺型层12的一部分的表面。

特别地，通过与阳极敷金属15自对准的第一干蚀刻来形成第一沟槽。

详细地，第一干蚀刻，即使是各向异性蚀刻(即，主要在与外延晶片的上表面垂直的方向上起作用的蚀刻)，在任何情况下都同样会去除阳极区域14a的一部分和本征层I 13的位于阳极区域14a下方的一部分，而不管这些部分是否被阳极敷金属15保护起来，从而，在所述第一干蚀刻结束时，阳极敷金属15的一部分从没有通过第一干蚀刻而去除的剩余的阳极区域14a和剩余的本征层I 13侧向地延伸被称作切底(under-cut)(UC)的程度。

另外，在执行第一干蚀刻之后，为了形成垂直PIN型二极管10的阴极触点，在N⁺型层12的限定阴极区域的第一暴露部分上形成阴极敷金属。

最后，为了使垂直PIN型二极管10与形成在相同MMIC中的其它部件(诸如其它PIN型二极管和/或像电容器、电感器以及电阻器之类的无源元件)电绝缘，在导电层的暴露部分中形成第二沟槽，从而使得用不导电的半导体材料制得的下层的一部分暴露。

特别地，与阴极区域不同，在N⁺型层12的第二暴露部分中形成第二沟槽，从而使半绝缘衬底11的下部的表面暴露。

详细地，通过第二干蚀刻来形成第二沟槽。

因此，参考图2，在已制得第二沟槽之后，垂直PIN型二极管10从底部到顶部包括：

●半绝缘衬底11；

●部分地覆盖半绝缘衬底11的N⁺型层12，使得所述半绝缘衬底11的从N⁺型层12侧向地延伸的一部分暴露；

●没有通过第一干蚀刻而去除的剩余的本征层I 13，所述剩余的本征层部分地覆盖N⁺型层12，使得所述N⁺型层12的从剩余的本征层I13侧向地延伸的一部分暴露；

●形成在N⁺型层12的限定阴极区域的暴露部分上的阴极敷金属16；

●没有通过第一干蚀刻而去除的剩余的阳极区域14a，所述剩余的阳极区域完全地覆盖剩余的本征层I 13；以及

●阳极敷金属15，所述阳极敷金属完全地覆盖剩余的阳极区域14a，并包括从剩余的阳极区域14a侧向地延伸一定UC程度的一部分。