[发明专利]一种高级图形存储器

说明书

【技术领域】

本发明涉及一种高级图形存储器，其可用于计算机、笔记本电脑、工作站或虚拟现实系统。这种存储器芯片既可用作一般主存储器，还可实现制图功能；它可生成极为复杂的平行计算图形或虚拟现实系统。

【背景技术】

当今，计算机系统或使用CPU(中央处理器)集成的图形处理器，或使用相关的图形计算计算机采用专门的图形处理单元。图形内容或图形元素或者存储于计算机的标准DRAM(动态随机存取记忆体)主存储器某部分，或者存储于插入计算机的显示卡上的专用图形存储器中。

然而，从JEDEC(电子器件工程联合会)相关标准DRAM及图形存储器规格可以看出，存储器的功能本质上是一样的。

本质上，图形处理器或CPU通过从图形存储器读取数据，执行所有图形操作，完成坐标变换、图形渲染等任务，然后将结果写入图形处理器，进行存储。

现有技术提供专用图形存储器，或通过计算机主存储器某部分，存储图形数据及内容。这些本质上是标准化DRAM存储器，其中图形存储器支持较高的数据传输速率。然而，图形存储器本身不执行任何计算指令或其他有关图形功能。

【发明内容】

本发明的目的在于提出一种高级图形存储器，以解决上述技术问题。

为了实现上述目的，本发明采用如下技术方案：

一种高级图形存储器，包括智能图形处理缓冲器、内存控制器和存储器芯片；所述智能图形处理缓冲器连接内存控制器和存储器芯片。

所述智能图形处理缓冲器包括全局控制模块、数据选择模块、缓冲模块以及逻辑运算单元；所述存储器芯片包括图形存储器和象素存储器；所述全局控制模块连接内存控制器、数据选择模块、缓冲模块以及逻辑运算单元；逻辑运算单元连接缓冲单元和数据选择模块；数据选择模块连接内存控制器、缓冲模块、图形存储器和象素存储器。

智能图形处理缓冲器与内存控制器之间的通信量小于智能图形处理缓冲器与存储器芯片之间的通信量。

所述全局控制模块接收内存控制器发出的命令，控制控制数据选择模块对数据进行选择，控制缓冲模块对数据进行缓冲，控制逻辑运算单元对数据进行运算处理；数据选择模块，在全局控制模块的控制下对数据进行选择；缓冲模块对数据进行缓冲；控制逻辑运算单元对数据进行运算处理。

所述高级图形存储器包括命令线和数据线；内存控制器通过命令信号线连接智能图形处理缓冲器的全局控制模块；内存控制器通过数据线连接数据选择模块；所述智能图形处理缓冲器接收象素存储器、图形存储器的数据经过处理后再发送给象素存储器、图形存储器储存；内存控制器通过命令信号线向智能图形处理缓冲器发送的命令控制智能图形处理缓冲器的工作状态；内存控制器通过数据线发送数据给智能图形处理缓冲器或接收智能图形处理缓冲器处理过的数据。

所述高级图形存储器包括至少两对图形处理缓冲器和存储器芯片；图形处理缓冲器连接对应的储存器芯片；至少两个图形处理缓冲器连接同一个内存控制器。

所述图形存储器和象素存储器位于所述存储器芯片的不同存储区域。

智能图形处理缓冲器读取存储器芯片的数据或者将相同或者已修改的数据写入相同或不同存储器芯片的数据传输不经过智能图形处理缓冲器和存储器芯片以外的其它器件。

智能图形处理缓冲器从一个存储器芯片读取数据，并对该数据进行转换后写入相同或者不同存储器芯片。

智能图形处理缓冲器从所述图形存储器中读取数据，并对该数据进行转换操作后以不同的格式写入图形存储器的不同存储地址。

与现有技术相比，本发明具有以下优点：本发明一种高级图形存储器，通过在标准DRAM存储器中增设具有图形处理功能的智能图形处理缓冲器，在DRAM内部实现图形数据处理，从而实现智能图形处理缓冲器与内存控制器之间的通信量小于智能图形处理缓冲器与存储器芯片之间的通信量；有效的降低整个系统的负荷，充分利用闲置的DRAM存储器。

【附图说明】

图1A-图1C为高级图形存储器示意图；

图2为基于高级图形存储器的存储器模组及系统示意图；

图3为显示屏上不同位置的信息相对于不同存储芯片的示意图；

图4为一种高级图形存储器上象素和图形的存储示意图；

图5为智能图形处理缓冲器的结构示意图。

【具体实施方式】

下面结合附图对本发明做进一步详细描述。