[发明专利]测试接口结构、测试电路以及测试方法

说明书

技术领域

本发明涉及闪存设计领域，更具体地说，本发明涉及一种用于对闪存记忆体模块进行测试的测试接口结构、采用该测试接口结构的测试电路、以及相应的测试方法。

背景技术

在闪存存储器的设计和制造过程中，需要利用测试接口来对闪存记忆体模块进行测试，以确保闪存存储器的可靠性。具体地说，闪存记忆体模块具体包括闪存记忆体矩阵、译码电路和电荷泵等模块电路等。测试接口/焊盘可用于测试闪存记忆体模块基本功能(擦，写和读)，测量内部高压和内部电流，测试输入输出逻辑功能，还可用于外加高压、外加电流对闪存记忆体做疲劳测试等。

随着制造成本的越来越低，越少的测试接口/焊盘，意味着更小的芯片面积和更高的测试效率。利用三个测试接口/焊盘即可实现闪存记忆体的测试时一个最具性价比的方案。

发明内容

本发明的一个目的是提供一种最少的测试接口/焊盘对闪存记忆体模块进行测试的测试接口结构、测试电路以及测试方法。

根据本发明的第一方面，提供了一种用于对闪存记忆体模块进行测试的测试接口结构，其包括三个测试接口/焊盘，该三个测试接口/焊盘为：第一测试端口、第二测试端口以及第三测试端口，其中第一测试端口用于向闪存记忆体模块输入时钟信号；第二测试端口用于与闪存记忆体模块传递数据；第三测试端口用于执行三种功能。

优选地，在上述用于对闪存记忆体模块进行测试的测试接口结构中，所述三种功能是对闪存记忆体模块输入输出高压信号、对闪存记忆体模块输入输出小电流信号、以及对闪存记忆体模块输入输出数字信号

优选地，在上述用于对闪存记忆体模块进行测试的测试接口结构中，闪存记忆体模块包括闪存记忆体矩阵、译码电路和电荷泵等模块电路。

优选地，在上述用于对闪存记忆体模块进行测试的测试接口结构中，高压信号至少是12V的信号，小电流信号精度是纳安。

优选地，在上述用于对闪存记忆体模块进行测试的测试接口结构中，所述测试接口结构被用于测试小引脚数的闪存记忆体模块，例如，SIM卡系列产品。

根据本发明第一方面的测试接口结构，由于该测试接口结构包括三个测试端口，并且其中一个测试测试端口可以复用三种功能，因此，芯片的面积极大地缩小，在测试机硬件条件固定的情况下，可以实现更多数量地并行测试，提高测试效率，降低测试成本。

根据本发明的第二方面，提供了一种包括根据本发明第一方面所述的测试接口结构的测试电路。由于采用了根据本发明第一方面所述的测试接口结构，因此，本领域技术人员可以理解的是，根据本发明第二方面的测试电路同样能够实现根据本发明的第一方面的测试接口结构所能实现的有益技术效果。即，由于该测试接口结构包括三个测试测试端口，并且其中一个测试测试端口可以复用三种功能，因此，芯片的面积极大地缩小，在测试机硬件条件固定的情况下，可以实现更多数量地并行测试，提高测试效率，降低测试成本。

根据本发明的第三方面，提供了一种利用测试接口结构对闪存记忆体模块进行测试的测试方法，所述测试接口结构包括第一测试端口、第二测试端口以及第三测试端口，其特征在于所述测试方法包括：利用第一测试端口向闪存记忆体模块输入时钟信号；利用第二测试端口与闪存记忆体模块传递数据；利用第三测试端口执行三种功能。

优选地，在上述利用测试接口结构对闪存记忆体模块进行测试的测试方法中，所述三种功能是对闪存记忆体模块输入输出高压信号、对闪存记忆体模块输入输出小电流信号、以及对闪存记忆体模块输入输出数字信号

同样，根据本发明第三方面的测试方法，由于采用了包括三个测试测试端口的测试接口结构，并且其中一个测试测试端口可以复用三种功能，因此，芯片的面积极大地缩小，在测试机硬件条件固定的情况下，可以实现更多数量地并行测试，提高测试效率，降低测试成本。

附图说明

结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：

图1示意性地示出根据本发明实施例的用于对待测电路进行测试的测试接口结构的框图。

需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。

具体实施方式

为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。